[发明专利]三维存储器及其制备方法

说明书

本申请提供了一种三维存储器及其制备方法。制备三维存储器的方法包括：在衬底上形成叠层结构，并在叠层结构中形成沟道孔；在沟道孔的靠近衬底的底面形成第一外延层；在第一外延层的远离所述衬底的上表面和沟道孔的内侧壁上依次形成功能层和非晶硅层；在叠层结构的远离衬底的顶面形成诱发金属薄膜；以及使非晶硅层与诱发金属薄膜接触，以诱发结晶形成多晶硅沟道层。根据该制备方法，可使由双堆叠或多堆叠工艺制备的三维存储器具有高质量的多晶硅沟道层。

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。

背景技术

在现有技术的三维存储器制备方法中，通常采用固相结晶法(Solid PhaseCrystallization，SPC)生成多晶硅沟道层，具体地，通常采用如图17A至图17E所示的以下步骤：

如图17A所示，形成沟道结构的功能层，具体地，可在堆叠结构2中形成贯穿至衬底1的沟道孔3，沟道孔3在衬底1中形成具有一定深度的凹槽，并在凹槽中形成外延层4。在外延层4的远离衬底1的表面和沟道孔3的内侧壁上可通过沉积等方法形成第一氧化物层/氮化物层/第二氧化物层/一次非晶硅沉积层ONOP的堆叠结构，其中ONO堆叠结构组成功能层5，非晶硅沉积层可作为保护牺牲层6。

如图17B所示，在沟道孔3中对其底部(靠近衬底1的部分)进行深孔刻蚀SONO，以此破坏位于沟道孔3的底部的功能层5和保护牺牲层6，以暴露外延层4。在该过程期间，为了保护功能层5，保护牺牲层6中的一些非晶硅可能被刻蚀掉。

如图17C所示，执行另一蚀刻工艺(例如，湿蚀刻工艺)以去除保护牺牲层6的剩余部分。

如图17D所示，生成多晶硅沟道层以连接外延层4。具体地，可通过例如化学气相沉积(CVD)方法在功能层5的表面预先形成非晶硅层7，然后非晶硅层7可通过例如固相结晶法生成多晶硅沟道层8。具体地，可在600℃以上的高温下使非晶硅熔化，再在温度稍低的时候使其出现晶核，随着温度的降低熔融的硅在晶核上继续晶化而使晶粒增大最终转化为多晶硅沟道层8。

如图17E所示，在沟道孔3的剩余空间中填充沟道填充层9。

然而，随着三维存储器中叠层结构的层叠数目越来越多，沟道的高宽比(AR)越来越大，对多晶硅沟道层的质量要求也越来越高。上述通过固相结晶法生成的多晶硅沟道层其结晶性较差，载流子迁移率较低(高阻抗)，同时由于沟道长度变长，多晶硅沟道层的电阻增大，导致沟道结构的导通电流减小并可能影响阈值电压(Vt)的稳定性，最终导致三维存储器的性能变差。

此外，在现有三维存储器的制备方法中，通常还需要实施高能离子轰击以形成穿通至外延层的深孔(深孔刻蚀SONO)，而这样的高能离子轰击，会破坏外延层而产生晶格缺陷等问题，从而最终影响三维存储器的性能。

发明内容

本申请提供了一种可至少部分解决现有技术中存在的上述问题的三维存储器及其制备方法。

本申请一方面提供了一种制备三维存储器的方法，所述方法包括：在衬底上形成叠层结构，并在所述叠层结构中形成沟道孔；在所述沟道孔的靠近所述衬底的底面形成第一外延层；在所述第一外延层的远离所述衬底的上表面和所述沟道孔的内侧壁上依次形成功能层和非晶硅层；在所述叠层结构的远离所述衬底的顶面形成诱发金属薄膜；以及使所述非晶硅层与所述诱发金属薄膜接触，以诱发结晶形成多晶硅沟道层。

在一个实施方式中，使所述非晶硅层与所述诱发金属薄膜接触，以诱发所述非晶硅层结晶形成多晶硅沟道层包括：使所述非晶硅层与所述诱发金属薄膜接触生成诱发金属硅化物；通过控制退火温度和退火持续时间，以控制所述诱发结晶的速度，使所述诱发结晶中形成的诱发金属硅化物集中在所述沟道孔的所述底面；以及诱发所述非晶硅层结晶形成多晶硅沟道层。