[发明专利]一种窗口型逐次逼近模数转换器及控制方法

权利要求书

1.一种窗口型逐次逼近模数转换器，其特征在于，具体包括电容阵列数模转换器、时域比较器和控制逻辑。所述电容阵列数模转换器输入端连接模拟输入信号和所述控制逻辑输出端，其输出端接所述时域比较器输入端；所述时域比较器用于比较所述电容阵列数模转换器产生的信号，比较结果由输出端输出，其输出端与所述控制逻辑输入端连接；所述控制逻辑的输出端用于输出数字输出码信号。

2.根据权利要求1所述的窗口型逐次逼近模数转换器，其特征在于，所述时域比较器包括：比较控制信号、第一输入信号、第二输入信号、第一电平输出端、第二电平输出端、第一计数值输出端、第二计数值输出端、第一与非门、第二与非门、正向输入缓冲器链、反向输入缓冲器链、第一计数器和第二计数器；其中：所述正向输入缓冲器链(B1)和所述反向输入缓冲器链(B2)均由N个二输入信号控制的缓冲器级联组成，N为正整数；其中：

所述二输入信号控制的缓冲器，含有：三个PMOS管：第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)；三个NMOS管：第一NMOS管(MN1)、第二NMOS管(MN2)和第三NMOS管(MN3)；其中：

所述第一PMOS管(MP1)的源极及所述第三PMOS管(MP3)的源极与参考电源(VDD)耦接，所述第一PMOS管(MP1)的栅极与第一控制信号(Vp)耦接，所述第一PMOS管(MP1)的漏极与所述第二PMOS管(MP2)的源极耦接，所述第二PMOS管(MP2)的栅极及所述第一NMOS管(MN1)的栅极与所述二输入信号控制的缓冲器的输入端(in)耦接，所述第一NMOS管(MN1)的源极及所述第三NMOS管(MN3)的源极与地(Gnd)耦接，所述第二PMOS管(MP2)的漏极、所述第一NMOS管(MN1)的漏极及所述第三PMOS管(MP3)的栅极与所述第二NMOS管(MN2)的栅极耦接，所述第三PMOS管(MP3)的漏极及所述第二NMOS管(MN2)的漏极与所述二输入信号控制的缓冲器的输出端(out)耦接，所述第三NMOS管(MN3)的栅极与所述二输入信号控制的缓冲器的第二控制信号(Vn)耦接，所述第二NMOS管(MN2)的源极与所述第三NMOS管(MN3)的漏极耦接；

所述第一与非门(G1)的第一输入端(C)及所述第二与非门(G2)的第一输入端(F)与所述比较控制信号(S)耦接，所述第一与非门(G1)的输出端与所述正向输入缓冲器链(B1)的输入端耦接，所述正向输入缓冲器链(B1)的第一控制信号(Vp)及所述反向输入缓冲器链(B2)的第二控制信号(Vn)与所述第一输入信号(Vip)耦接，所述正向输入缓冲器链(B1)的第二控制信号(Vn)及所述反向输入缓冲器链(B2)的第一控制信号(Vp)与所述第二输入信号(Vin)耦接，所述正向输入缓冲器链(B1)的输出端及所述第二与非门的第二输入端(E)与所述第一计数器的时钟输入端(C)耦接，所述第二与非门的输出端与所述反向输入缓冲器链(B2)的输入端耦接，所述反向输入缓冲器链(B2)的输出端及所述第二计数器时钟端(C)与所述第一与非门的第二输入端(D)耦接，所述第一计数器的复位端(R)和所述第二计数器的复位端(R)与所述比较控制信号(S)的反信号(SN)耦接，所述第一电平输出端(Vpout)即为所述正向输入缓冲器链(B1)的输出端，所述第一计数值输出端(CountP)即为所述第一计数器的输出端(Q)，所述第二电平输出端(Vnout)即为所述反向输入缓冲器链(B2)的输出端，所述第二计数值输出端(CountN)即为所述第二计数器的输出端(Q)。