[发明专利]一种用于高电平复位电路的抗单粒子瞬态缓冲器

说明书

本发明公开一种用于高电平复位电路的抗单粒子瞬态缓冲器，包括依次连接的第一级反相器电路、第二级反相器电路，第一级反相器电路包括第一晶体管、第一电阻，第二级反相器电路包括第二晶体管、第二电阻，第一晶体管的栅极接入缓冲器的输入信号，第一晶体管的漏极分别连接第一电阻、第二晶体管的栅极，第二晶体管的漏极通过第二电阻连接电源，第二晶体管的漏极还连接缓冲器的输出信号端。本发明能够用于高电平复位电路，提高复位电路的抗单粒子瞬态能力，降低复位电路产生单粒子瞬态对功能电路的影响。

技术领域

本发明涉及CMOS集成电路复位电路技术领域，尤其涉及一种用于高电平复位电路的抗单粒子瞬态缓冲器。

背景技术

在宇宙空间中，存在大量高能粒子(质子、电子、重离子等)。集成电路受到这些高能粒子轰击后，会产生单粒子瞬态脉冲。单粒子瞬态脉冲对于集成电路的正常工作将产生极大的负面影响，例如，当单粒子瞬态脉冲传播至时序电路单元复位端口时，由于时序单元采用异步复位模式，只需满足复位信号最小脉冲宽度即可立刻使时序单元发生复位，改变时序单元所存储的数据值。由于复位信号是一个全局信号，若单粒子瞬态脉冲在复位电路根节点产生，那么就会使得整个集成电路复位，从而造成错误。如L.W.Massengill等人在IEEE transaction on Nuclear Science(IEEE核科学汇刊)上发表的“Single EventTransients in Digital CMOS-A Review”(关于数字CMOS电路中单粒子瞬态的综述，2013年6月第60卷第3期，第1767-1790页)就指出，单粒子瞬态现已成为软错误的一个主要来源。因此，有必要针对复位电路进行抗单粒子瞬态加固。

CMOS集成电路复位电路通常由CMOS缓冲器构成，CMOS缓冲器由多个晶体管构成，当CMOS缓冲器工作时，必然会有晶体管处于关闭状态，而这种处于关闭状态的晶体管对粒子轰击是敏感的。当高能粒子轰击CMOS缓冲器中处于关闭状态的晶体管时，即会有单粒子瞬态产生，因而CMOS缓冲器对单粒子瞬态是较为敏感的。如图1所示，CMOS缓冲器至少包含有2个PMOS晶体管和2个NMOS晶体管，当CMOS缓冲器工作时，至少有1个PMOS晶体管和1个NMOS晶体管处于关闭状态，这2个处于关闭状态的晶体管会对重离子轰击敏感，这也即为敏感节点。如图2所示，对于高电平复位电路，如由如图1所示的CMOS缓冲器构成高电平复位电路，启动CMOS缓冲器工作，当输入为低电平时，晶体管N1以及晶体管P2均处于关闭状态，当粒子轰击到这两个晶体管时会产生单粒子瞬态，即晶体管N1以及晶体管P2为敏感节点，该两个敏感节点会对重离子轰击敏感，影响电路的稳定性。因此，亟需提供一种用于高电平复位电路的抗单粒子瞬态缓冲器，以提高高电平复位电路的抗单粒子瞬态(SET，Single-Event Transient)能力。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、成本低，能够提高复位电路的抗单粒子瞬态能力，降低复位电路产生单粒子瞬态对功能电路影响的用于高电平复位电路的抗单粒子瞬态缓冲器。

为解决上述技术问题，本发明提出的技术方案为：

一种用于高电平复位电路的抗单粒子瞬态缓冲器，包括依次连接的第一级反相器电路、第二级反相器电路，所述第一级反相器电路包括第一晶体管P1、第一电阻R1，所述第二级反相器电路包括第二晶体管N2、第二电阻R2，所述第一晶体管P1的栅极接入所述缓冲器的输入信号，所述第一晶体管P1的漏极分别连接所述第一电阻R1、所述第二晶体管N2的栅极，所述第二晶体管N2的漏极通过所述第二电阻R2连接电源，所述第二晶体管N2的漏极还连接所述缓冲器的输出信号端。

进一步的，当输入信号为低电平状态时，所述第一晶体管P1和第二晶体管N2均处于打开状态。

进一步的，所述第一电阻R1和/或所述第二电阻R2采用多晶硅电阻。

进一步的，所述第一晶体管P1为PMOS晶体管，所述第二晶体管N2为NMOS晶体管。