[发明专利]一种获取电路设计中电路总功耗的方法以及装置

说明书

本申请实施例提供一种获取电路设计中电路总功耗的方法以及装置，所述方法包括：根据精简寄生参数表获取有效电路的功耗，其中，所述精简寄生参数表中的信息是与过滤电路版图中的重复电路模块后得到的有效电路模块对应的寄生参数信息；根据所述有效电路的功耗获取电路总功耗，其中，所述电路总功耗包括与所述有效电路模块对应的功耗和与所述重复电路模块对应的重复功耗。由于本申请的实施例采用了精简的寄生参数表进行仿真来最终获取总电路功耗，因此与相关技术相比，本申请的实施例有效提升了获取电路总功耗的速度，且显著节省了需要花费的计算资源。

技术领域

本申请涉及集成电路设计领域，具体而言本申请实施例涉及一种获取电路设计中电路总功耗的方法以及装置。

背景技术

大规模集成电路中需要设计各种全定制设计知识产权IP，一般包括模拟信号IP，数字信号IP或者是混合信号IP。全定制IP的设计流程是先根据芯片的功能需求，设计IP的电路功能图，然后根据电路功能图，画出电路的版图，最终利用电路版图进行生产制造。设计全定制IP时，设计者首先要明确电路的设计需求，然后根据设计需求，设计出完整的电路功能图，利用电路功能图，可以对电路进行前仿真(Pre-sim)。前仿真是利用电路功能图抽取的网表(Netlist)进行仿真，优点是电路仿真速度非常快，能够快速验证电路的功能是否正确，缺点是电路中器件之间的互连线是理想模型，这种情况下仿真得到的电路的延迟和功耗都是不准确的。所以IP的电路功能图设计完成后，还需要把功能图转换为版图。

版图是包含电路的器件类型，器件尺寸，器件之间的相对位置以及各个器件之间的连接关系等相关物理信息的图形。全定制IP在完成版图工作后，为了确保版图和电路功能图之间功能保持一致，需要做版图与电路图一致性检查(LVS)。为了保证版图的设计完全满足生产工厂的设计规则，需要做设计规则检查(DRC)。如果DRC和LVS检查结果都正确的话，证明电路的版图能够满足设计者的要求，然后可以执行版图寄生参数提取(LPE)和寄生电阻提取(PRE)操作。

版图寄生参数提取是集成电路设计中非常重要的一个环节，电路设计者通过寄生参数提取软件提取电路中互连线上的电阻、电容和电感等寄生参数，生成电路的寄生参数文件。利用电路的寄生参数文件，可以进行电路的后仿真(Post-sim)。电路后仿真能够获得非常准确的延迟和功耗数据，可以判断电路的设计能否满足功能、时序和功耗方面的要求，其缺点是计算资源需求很大，仿真的时间非常长。后仿真完成后，如果版图的设计完全满足设计者的要求，就可以将版图送到生产工厂，生产出符合设计功能的芯片。综上所述，不难看出现有的集成电路的设计周期耗时非常长。

因此如何缩短集成电路的设计周期成了亟待解决的技术问题。

发明内容

本申请实施例的目的在于提供一种获取电路设计中电路总功耗的方法以及装置，通过本申请的实施例提供的方法将版图进行划分，提取有效电路模块的寄生参数，过滤掉冗余电路的寄生参数，产生一份精简的寄生参数文件，大幅度减少总功耗测量的仿真时间，进而有效缩短了集成电路的设计周期。

第一方面，本申请的一些实施例提供一种获取电路设计中电路总功耗的方法，所述方法包括：根据精简寄生参数表获取有效电路的功耗，其中，所述精简寄生参数表中的信息是与过滤电路版图中的重复电路模块后得到的有效电路模块对应的寄生参数信息；根据所述有效电路的功耗获取电路总功耗，其中，所述电路总功耗包括与所述有效电路模块对应的功耗和与所述重复电路模块对应的重复功耗。

由于本申请的实施例采用了精简的寄生参数表进行仿真来最终获取总电路功耗，因此与相关技术相比，本申请的实施例有效提升了获取电路总功耗的速度，且显著节省了需要花费的计算资源。

在本申请的一些实施例中，所述根据精简寄生参数表获取有效电路的功耗之前，所述方法还包括：提取所述有效电路模块的寄生参数，获取所述精简寄生参数表。