[发明专利]一种原型验证平台的电路结构在审
申请号: | 202011556311.8 | 申请日: | 2020-12-25 |
公开(公告)号: | CN113158612A | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | 宋润平;刘斌 | 申请(专利权)人: | 成都卓源网络科技有限公司 |
主分类号: | G06F30/398 | 分类号: | G06F30/398;G06F30/34 |
代理公司: | 北京市领专知识产权代理有限公司 11590 | 代理人: | 林辉轮;张玲 |
地址: | 610000 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 原型 验证 平台 电路 结构 | ||
1.一种原型验证平台的电路结构,其特征在于,包括FPGA电路、DSP电路、时钟电路、复位电路、电源电路、PMC接口、VPX接口和面板调试接口;
所述FPGA电路包括第一FPGA芯片、第二FPGA芯片和SRI0总线交换芯片,所述第一FPGA芯片分别通过第二FPGA芯片和SRI0总线交换芯片与所述DSP电路连接;所述时钟电路、复位电路和电源电路均分别与FPGA电路和DSP电路连接;
所述PMC接口包括第一PMC接口、第二PMC接口和第三PMC接口,所述VPX接口包括第一VPX接口、第二VPX接口、第三VPS接口、第四VPS接口和第五VPX接口;
所述第一FPGA芯片分别与所述第一PMC接口、第二PMC接口、第三PMC接口、第一VPX接口、第二VPX接口、第三VPS接口和第四VPS接口连接;所述SRI0总线交换芯片分别与第三PMC接口连接、第一VPS接口和第三VPS接口连接,并通过时钟电路与所述第五VPS接口连接;所述第一FPGA芯片、第二FPGA芯片和DSP电路均与所述面板调试接口连接。
2.根据权利要求1所述的原型验证平台的电路结构,其特征在于,在所述FPGA电路中:
所述第一FPGA芯片通过LocalBus总线与所述第二FPGA芯片通过连接;所述第一FPGA芯片通过3路SRI0接口与所述SRI0总线交换芯片通信连接;所述第二FPGA芯片通过EMIFA接口与所述DSP电路通信连接;所述SRI0总线交换芯片通过1路SRI0接口与DSP电路连接;所述第一FPGA芯片还分别与4片DDR3和1片NorFlash连接;
所述第一FPGA芯片扩展出10路SRI0接口和4路LVDS接口均与第一FMC接口连接,所述第一FPGA芯片还扩展出10路SRI0接口和4路LVDS接口与第二FMC接口连接,所述第一FPGA芯片扩展出1路SRI0接口和2路LVDS接口与第一FMC接口连接;所述SRI0总线交换芯片扩展出1路SRI0接口与所述第三FMC接口连接;
所述第一FPGA芯片扩展出2路SRI0接口与第一VPS接口连接,所述第一FPGA芯片扩展出4路SRI0接口与第二VPS接口连接,所述第一FPGA芯片扩展出1路SRI0接口与第三VPS接口连接;所述第一FPGA芯片输出的12对LVDS信号输入到第四VPS接口,所述第一FPGA芯片输出的16位LVCMOS信号均分成两组分别输入到第四VPS接口和第三VPS接口,所述第一FPGA接口输出的8对MLVDS信号输入到第四VPS接口;所述SRI0总线交换芯片扩展出2两路SRI0接口与第一VPS接口连接,其扩展出3路SRI0接口与第三VPS接口连接;所述第一FPGA芯片和第二FPGA芯片分别通过一路JTAG接口与面板调试接口连接。
3.根据权利要求2所述的原型验证平台的电路结构,其特征在于,所述DSP电路包括DSP芯片;
所述DSP芯片分别与4片DDR3和1片NorFlash连接;所述DSP芯片的UART接口通过RS232接口与面板调试接口连接;所述DSP芯片扩展出2路SGMII接口与所述第四VPS接口连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都卓源网络科技有限公司,未经成都卓源网络科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011556311.8/1.html,转载请声明来源钻瓜专利网。