[发明专利]栅极驱动电路及使用该栅极驱动电路的显示装置

权利要求书

1.一种栅极驱动电路，包括：

逻辑信号发生器，包括第一节点和第二节点，所述第二节点输出与所述第一节点的逻辑信号反相的逻辑信号并输出进位信号；以及

扫描信号发生器，包括第一扫描信号发生器和第二扫描信号发生器，其中，所述第一扫描信号发生器通过共享所述逻辑信号发生器的所述第一节点和所述第二节点，生成用于在初始化时间内将数据电压施加到像素电路的驱动晶体管的第一扫描信号，并且其中，所述第二扫描信号发生器通过共享所述逻辑信号发生器的所述第一节点和所述第二节点，生成在初始化时间内是与所述第一扫描信号相同的逻辑电压信号并且在采样时间内是与所述第一扫描信号反相的逻辑电压信号的第二扫描信号。

2.根据权利要求1所述的栅极驱动电路，其中，使用6相时钟信号提供4个水平时段的初始化时间和1个水平时段的采样时间。

3.根据权利要求1所述的栅极驱动电路，其中，使用8相时钟信号提供6个水平时段的初始化时间和1个水平时段的采样时间。

4.根据权利要求1所述的栅极驱动电路，其中，所述逻辑信号发生器包括第一晶体管和第二晶体管，所述第一晶体管具有连接到所述第一节点的栅极电极，所述第二晶体管串联连接到所述第一晶体管并且具有连接到所述第二节点的栅极电极，并且所述逻辑信号发生器通过由所述第一晶体管和所述第二晶体管共享的节点输出进位脉冲信号；

其中，所述第一扫描信号发生器包括第三晶体管和第四晶体管，所述第三晶体管具有连接到所述第一节点的栅极电极，所述第四晶体管串联连接到所述第三晶体管并且具有连接到所述第二节点的栅极电极，并且所述第一扫描信号发生器通过由所述第三晶体管和第四晶体管共享的节点输出所述第一扫描信号；

其中，所述第二扫描信号发生器包括第五晶体管和第六晶体管，所述第五晶体管具有连接到第一节点的栅极电极，所述第六晶体管串联连接到所述第五晶体管并且具有连接到所述第二节点的栅极电极，并且所述第二扫描信号发生器通过由所述第五晶体管和所述第六晶体管共享的节点输出所述第二扫描信号。

5.根据权利要求4所述的栅极驱动电路，其中，所述第一至第六晶体管是p型晶体管。

6.根据权利要求4所述的栅极驱动电路，其中，将第一时钟信号提供给所述第一晶体管的一个端子，将第二高电平电压提供给所述第二晶体管的一个端子，将第一高电平电压提供给所述第三晶体管的一个端子，将第一低电平电压提供给所述第四晶体管的一个端子，将第四时钟信号提供给所述第五晶体管的一个端子，并且将第二高电平电压提供给所述第六晶体管的一个端子。

7.根据权利要求6所述的栅极驱动电路，其中，电容器设置在所述第一节点和所述第五晶体管的栅极电极的连接点与由所述第五晶体管和所述第六晶体管共享的节点之间。

8.根据权利要求7所述的栅极驱动电路，其中，所述第一扫描信号发生器包括第一信号传输晶体管，所述第一信号传输晶体管具有连接到所述第一节点的源极电极和连接到所述第三晶体管的栅极电极的漏极电极，并且借助通过栅极电极接收第二低电平电压而始终导通，并且

其中，所述第二扫描信号发生器包括第二信号传输晶体管，所述第二信号传输晶体管具有连接到所述第一节点的源极电极和连接到所述第五晶体管的栅极电极的漏极电极，并且借助通过栅极电极接收所述第二低电平电压而始终导通。