[发明专利]一种印制电路板及其走线布设方法

说明书

本发明提供一种印制电路板及其走线布设方法，所述方法包括：将印制电路板的封装区划分形成左右出线区和上下出线区；于左右出线区和上下出线区中，将接收信号走线和发送信号走线布设于印制电路板的不同层中；配置左右出线区和上下出线区中各高速差分线的过孔的中心间距为26.6mils～28.6mils，31mils～33mils，或35mils～37mils。本发明中于封装区的左右出线区和上下出线区中，通过将接收信号走线和发送信号走线布设于印制电路板的不同层中，并通过优化左右出线区和上下出线区中各高速差分线的过孔的中心间距，使得LGA区域走出最优化的高速差分线扇出方式，从而使得出线扇出的串扰最小。

技术领域

本发明涉及电子电路技术领域，特别是涉及印制电路板技术领域。

背景技术

随着电子技术的发展，印刷电路板在电子领域中应用越来越广泛，平面网格阵列封装(LGA，Land Grid Array)的集成电路芯片成为当今主流的芯片封装。这种封装方式的特点就是触点都在CPU的PCB上，而整个CPU的背部就像网格一样覆盖在CPU背部，而为了能够让主板与CPU连通，主板则承担了提供针脚的工作。所以LGA封装的CPU，针脚必然都在主板上，而且LGA的封装由于针脚设计的问题，相对来说比较脆弱，而主板针脚损坏了，就极有可能意味着整个主板的损坏了。

由于LGA封装的出线密度较大，出线方式会影响到过孔(via)的阻抗和扇出的串扰，而阻抗和串扰是影响信号质量的至关重要的因素。如何优化出线方式使得LGA区域的出线走出最优化的高速差分线扇出成为本领域技术人员亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种印制电路板及其走线布设方法，用于优化印制电路板的高速差分线扇出方式。

为实现上述目的及其他相关目的，本发明提供一种印制电路板，所述印制电路板的正面布设有封装区；印制电路板的背面布设有与所述封装区对应的过孔阵列；所述印制电路板的封装区形成有左右出线区和上下出线区；于所述左右出线区和所述上下出线区中，接收信号走线和发送信号走线布设于所述印制电路板的不同层中；所述左右出线区和所述上下出线区中各高速差分线的过孔的中心间距为26.6mils～28.6mils，31mils～33mils，或35mils～37mils。

于本发明的一实施例中，于所述左右出线区中，高速差分线的过孔反焊盘的直径范围为22mils～24mils或26mils～29mils；高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离为1.5mils～2mils。

于本发明的一实施例中，于所述左右出线区中，高速差分线的走线距离接地过孔的最小距离为3mils～5mils；高速差分线的走线距离电源过孔的最小距离为5mils～7mils。

于本发明的一实施例中，于所述左右出线区中，用于高速差分线走线的每一对过孔中，两个过孔的中心线相对水平线的倾斜角度为-15°～15°。

于本发明的一实施例中，于所述上下出线区中，高速差分线的过孔反焊盘的直径范围为22mils～24mils或26mils～29mils；高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离为2mils～12mils。

于本发明的一实施例中，于所述上下出线区中，高速差分线的走线距离接地过孔的最小距离为3mils～5mils；高速差分线的走线距离电源过孔的最小距离为4mils～8mils。

于本发明的一实施例中，于所述上下出线区中，用于高速差分线走线的每一对过孔中，两个过孔的中心线相对水平线的倾斜角度为30°～90°。

于本发明的一实施例中，所述印制电路板包括从上至下依次配置的阻焊层，防护层，电源层，接收信号走线层，电源层，发送信号走线层，电源层，防护层，阻焊层以及位于各层之间或层内的多个绝缘层、多个芯板以及多个接地层。