[发明专利]纳米线晶体管及制造方法在审
申请号: | 202011563895.1 | 申请日: | 2020-12-25 |
公开(公告)号: | CN113851532A | 公开(公告)日: | 2021-12-28 |
发明(设计)人: | B·古哈;B·格林;R·赵;A·福斯特;C-H·林;C·蔡;K·菲舍尔 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L29/775 | 分类号: | H01L29/775;H01L21/335;B82Y10/00 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 舒雄文 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 纳米 晶体管 制造 方法 | ||
1.一种晶体管结构,包括:
第一沟道层,在第二沟道层之上,其中,所述第一沟道层和所述第二沟道层包括单晶硅;
外延源极材料,耦合到所述第一沟道层和所述第二沟道层的第一端;
外延漏极材料,耦合到所述第一沟道层和所述第二沟道层的第二端;
栅电极,在所述外延源极材料与所述外延漏极材料之间,并且在所述第一沟道层周围且在所述第二沟道层周围;
第一栅极电介质层,在所述栅电极与所述第一沟道层和所述第二沟道层中的每一个之间,所述第一栅极电介质层包括第一介电常数;以及
第二栅极电介质层,在所述第一栅极电介质层与所述栅电极之间,所述第二栅极电介质层包括第二介电常数。
2.根据权利要求1所述的晶体管结构,其中,所述第二介电常数比所述第一介电常数大至少5倍。
3.根据权利要求1所述的晶体管结构,其中,所述第二介电常数至少为20。
4.根据权利要求1所述的晶体管结构,其中,所述第一栅极电介质层包括在1.6nm与2.2nm之间的厚度,并且其中,所述第二栅极电介质层包括小于2.0nm的厚度。
5.根据权利要求4所述的晶体管结构,其中,所述第一栅极电介质层和所述第二栅极电介质层的厚度之和小于4nm。
6.根据权利要求1所述的晶体管结构,其中,所述第一沟道层的最下表面与所述第二沟道层的最上表面之间的垂直间距至少为8nm。
7.根据权利要求1-6中的任一项所述的晶体管结构,其中,所述第一沟道和所述第二沟道各自包括与所述外延源极材料和所述外延漏极材料之间的方向正交的截面区域,其中,所述截面区域至少为30平方纳米,并且其中,所述第一沟道和所述第二沟道各自包括至少10nm的最小厚度。
8.一种晶体管结构,包括:
第一沟道层,在第二沟道层之上,其中,所述第一沟道层和所述第二沟道层包括:
第一锥形区段,所述第一锥形区段的厚度沿着纵向方向从第一厚度减小到第二厚度;
第二锥形区段,所述第二锥形区段的厚度沿着所述纵向方向从所述第二厚度增大到所述第一厚度;以及
桥接区段,所述桥接区段在所述第一锥形区段与所述第二锥形区段之间,所述桥接区段基本上包括所述第二厚度;
外延源极材料,耦合到所述第一沟道层和所述第二沟道层的第一端;
外延漏极材料,耦合到所述第一沟道层和所述第二沟道层的第二端;
栅电极,在所述源极材料与所述漏极材料之间,并且在所述第一沟道层和所述第二沟道层周围;
第一栅极电介质层,在所述栅电极与所述第一沟道层和所述第二沟道层中的每一个之间,所述第一栅极电介质层具有第一介电常数;以及
第二栅极电介质层,在所述第一栅极电介质层与所述栅电极之间,所述第二栅极电介质层包括第二介电常数。
9.根据权利要求8所述的晶体管结构,其中,所述第一厚度至少为10nm,并且所述第二厚度在6nm与8nm之间。
10.根据权利要求8所述的晶体管结构,其中,所述第一锥形区段和所述第二锥形区段沿着所述第一沟道层或所述第二沟道层的纵向长度跨越横向距离,其中,所述横向距离在2nm与10nm之间。
11.根据权利要求10所述的晶体管结构,其中,所述桥接区段跨越比所述第一锥形区段或所述第二锥形区段中的每一个的所述横向距离大90%的横向距离。
12.根据权利要求8所述的晶体管结构,其中,所述第一沟道的桥接区段的底表面与所述第二沟道的桥接区段的顶表面之间的垂直间隔至少为10nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011563895.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:仿真香蕉慕斯及其制作方法
- 下一篇:通过隧道传输的封闭式底盘调试
- 同类专利
- 专利分类