[发明专利]集成电路、半导体结构及形成沟槽电容器的方法

说明书

本公开的各种实施例涉及一种包含邻接沟槽电容器的柱结构的集成电路(IC)。衬底具有定义沟槽的多个侧壁。沟槽延伸到衬底的前侧表面中。沟槽电容器包含多个电容器电极层和多个电容器介电层，多个电容器电极层和多个电容器介电层分别衬于沟槽且定义衬底内的空腔。柱结构设置于衬底内。柱结构具有第一宽度和小于第一宽度的第二宽度。第一宽度与衬底的前侧表面对准，且第二宽度与设置在前侧表面之下的第一点对准。

技术领域

本公开实施例涉及一种集成电路、半导体结构及形成沟槽电容器的方法。

背景技术

沟槽电容器相对于半导体集成电路(integrated circuit，IC)内的一些其它电容器类型呈现高功率密度。因此，沟槽电容器被用于例如动态随机存取存储器(dynamicrandom-access memory，DRAM)存储单元的应用以及其它应用。沟槽电容器的一些实例包含用于先进技术节点工艺的高密度深沟槽电容器(deep trench capacitor，DTC)。

发明内容

根据本公开的实施例，一种集成电路，包括衬底、沟槽电容器以及柱结构。衬底包括定义沟槽的多个侧壁，其中所述沟槽延伸到所述衬底的前侧表面中。沟槽电容器包括多个电容器电极层和多个电容器介电层，所述多个电容器电极层和所述多个电容器介电层分别衬于所述沟槽且定义所述衬底内的空腔。柱结构设置于所述衬底内且邻接所述沟槽，其中所述柱结构具有第一宽度和小于所述第一宽度的第二宽度，其中所述第一宽度与所述衬底的所述前侧表面对准且所述第二宽度与设置在所述前侧表面之下的第一点对准。

根据本公开的实施例，一种半导体结构，包括衬底、沟槽电容器以及柱结构。沟槽电容器包括上覆于所述衬底的前侧表面的多个电容器电极层和多个电容器介电层，其中所述多个电容器电极层和所述多个电容器介电层定义突起到所述衬底中的第一沟槽区段和第二沟槽区段，且进一步定义第一空腔和第二空腔，所述第一空腔和所述第二空腔分别凹入到所述第一沟槽区段和所述第二沟槽区段处的所述衬底中。柱结构横向设置于所述第一沟槽区段与所述第二沟槽区段之间，其中所述柱结构的宽度在第一方向上持续地减小，所述第一方向从所述前侧表面朝向所述第一沟槽区段和所述第二沟槽区段的底表面。

根据本公开的实施例，一种用于形成沟槽电容器的方法，所述方法包括：对衬底的前侧表面执行第一图案化工艺以定义沟槽的上部分和柱结构的上部分，其中执行所述第一图案化工艺以使得从所述前侧表面到所述前侧表面下方的第一点减小所述柱结构的宽度；对所述衬底执行第二图案化工艺以扩大所述沟槽并增加所述柱结构的高度；以及在所述沟槽内形成多个电容器介电层和多个电容器电极层，使得在最上电容器介电层的多个侧壁之间定义空腔，其中所述空腔设置于所述沟槽内，且其中所述最上电容器介电层密封所述空腔。

附图说明

当结合附图阅读时，从以下详细描述中最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可以任意增大或减小各种特征的尺寸。

图1示出包含设置于沟槽内并横向相邻于沟槽内的空腔的沟槽电容器的集成电路(IC)的一些实施例的横截面图。

图2到图4示出图1的IC的一些替代性实施例的横截面图。

图5、图6A以及图6B示出包含设置于衬底内的多个柱结构和邻接每一柱结构的沟槽电容器的IC的一些实施例的横截面图。

图7到图14示出形成具有设置于沟槽内并横向相邻于沟槽内的空腔的沟槽电容器的集成芯片(integrated chip，IC)的方法的一些实施例的横截面图。

图15示出用于形成具有设置于沟槽内并横向相邻于沟槽内的空腔的沟槽电容器的IC的方法的一些实施例的流程图。

附图标号说明

100、200、300、400、500、600a、600b：集成电路；

101：柱结构；