[发明专利]存储部件及人工智能处理器

说明书

本公开涉及一种存储部件及人工智能处理器。存储部件应用于人工智能处理器的计算核心，人工智能处理器包括多个计算核心，每个计算核心包括处理部件及存储部件，存储部件包括：第一、第二及第三存储单元；处理部件包括轴突单元、胞体单元以及路由单元。根据本公开的实施例的存储部件，可将处理部件和存储部件设置在计算核心内，使得存储部件直接接收处理部件的读写访问，无需对核心外部的存储部件进行读写。多个存储单元的分布式存储架构可分别存放不同的数据，便于处理部件对多个存储单元进行访问，适用于众核架构的处理部件。可减小人工智能处理器的体积，降低人工智能处理器的功耗，提升人工智能处理器的处理效率。

技术领域

本公开涉及计算机领域，尤其涉及一种存储部件及人工智能处理器。

背景技术

在相关技术中，存储器通常包括ROM(Read Only Memory，只读存储器)，RAM(Random Access Memory，随机存储器)，高速缓冲存储器(Cache)等。

在制造ROM时，信息(数据或程序)就被存入并永久保存。这些信息只能读出，一般不能写入，即使机器停电，这些数据也不会丢失。ROM一般用于存放计算机的基本程序和数据，如BIOS ROM。其物理外形一般是双列直插式(DIP)的集成块。

RAM既可支持从中读取数据，也可支持写入数据。当机器电源关闭时，存于其中的数据就会丢失。RAM通常可用作电脑的内存，内存条就是将RAM集成块集中在一起的电路板，它插在计算机中的内存插槽上，以减少RAM集成块占用的空间。通常，内存条的内存包括1G/条，2G/条，4G/条等。

Cache是一级缓存(L1 Cache)、二级缓存(L2 Cache)、三级缓存(L3 Cache)这些数据缓存的总称，它位于CPU与内存之间，是一个读写速度比内存更快的存储器。当CPU向内存中写入或读出数据时，这个数据也被存储进高速缓冲存储器中。当CPU再次需要这些数据时，CPU就从高速缓冲存储器读取数据，而不是访问较慢的内存，当然，如需要的数据在Cache中没有，CPU会再去读取内存中的数据。

在相关技术中，微处理器的运算速度要比内存访问速度高出数个数量级，因此内存预取是一个关键的瓶颈问题，也被称为“内存墙”(Memory Wall)。有统计表明，计算机中50％的计算周期是在等待数据加载到内存中。计算机的存储器和处理器是分开的，因此所有的数据必须在二者之间来回移动。CPU的运算速度增长得较快，内存的访问速度增长得较慢，它们之间存在速度不匹配的问题。该问题不仅限制了系统带宽，增加了系统功耗，也会进一步增加计算机的成本和体积。

发明内容

有鉴于此，本公开提出了一种存储部件及人工智能处理器。

根据本公开的一方面，提供了一种存储部件，其特征在于，所述存储部件应用于人工智能处理器的计算核心，所述人工智能处理器包括多个计算核心，每个计算核心包括处理部件及存储部件，所述存储部件包括：第一存储单元、第二存储单元和第三存储单元；所述处理部件包括轴突单元、胞体单元以及路由单元，所述第一存储单元用于存储处理数据及权值数据，接收轴突单元的读写访问以及胞体单元的读写访问，以使得所述轴突单元对读取的处理数据及权值数据进行数据处理，将获得的第一处理结果写入所述第一存储单元，并使得所述胞体单元读取所述处理数据和/或所述第一处理结果；所述第二存储单元用于存储运算参数，接收所述轴突单元、所述胞体单元的读写访问以及路由单元的读写访问，以使得所述胞体单元根据读取的所述运算参数以及所述处理数据进行数据处理，将获得的第二处理结果写入所述第二存储单元，并使得所述路由单元读取运算参数；所述第三存储单元用于接收所述胞体单元的只写访问以及所述路由单元的只读访问，以使得所述胞体单元将读取的所述处理数据、所述第一处理结果和/或所述第二处理结果写入所述第三存储单元，并使得所述路由单元根据所述运算参数读取并向外部电路发送所述处理数据、所述第一处理结果和/或所述第二处理结果。