[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，方法包括：提供基底；在所述基底内形成若干源漏结构；在所述基底、以及若干所述源漏结构表面形成第一介质层；在所述第一介质层内形成位于所述源漏结构表面的第一导电结构；在形成所述第一导电结构之后，采用选择性成膜工艺在所述第一导电结构顶面形成牺牲层；在形成所述牺牲层后，在所述第一介质层表面形成第二介质层，并且，所述牺牲层与所述第二介质层的材料不同。从而，提高了所形成的半导体结构的性能和可靠性。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。随着元件的尺寸要求越来越小，相应的，所形成的与半导体器件连接的导电结构的尺寸越来越小。

然而，现有的半导体结构的性能和可靠性仍然有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以在实现刻蚀的自对准工艺的同时，提高所形成的半导体结构的性能和可靠性。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：基底；位于所述基底内的若干源漏结构；位于所述基底、以及若干所述源漏结构表面的第一介质层；位于所述第一介质层内、且位于所述源漏结构表面的第一导电结构，所述第一导电结构顶面齐平于所述第一介质层表面；位于所述第一导电结构顶面的导电保护结构；位于所述第一介质层表面的第二介质层，所述第二介质层还位于所述导电保护结构侧壁面，并且，所述第二介质层的材料与所述导电保护结构的材料不同。

可选的，所述第一导电结构的材料包括钴、钌或钨。

可选的，所述导电保护结构的厚度范围为50埃至200埃。

可选的，所述导电保护结构的材料包括介电材料或金属化合物。

可选的，所述第二介质层内以及所述导电保护结构内还具有第一导电开口，所述第一导电开口暴露出第一导电结构的部分顶面；所述半导体结构还包括：位于所述第一导电开口内的第二导电结构。

可选的，还包括：位于所述基底表面的若干栅极结构、位于栅极结构顶面的栅保护结构、以及位于栅极结构和栅保护结构侧壁面的侧墙，所述第一介质层还位于所述侧墙的侧壁面，并且，所述导电保护结构和栅保护结构的材料相同。

可选的，所述栅保护结构的厚度范围为50埃至200埃。

可选的，在所述栅极结构延伸方向的垂直方向上，所述第二介质层内还具有第二导电开口，所述第二导电开口暴露出所述栅极结构的部分顶面；位于所述第二导电开口内的第三导电结构。

可选的，所述基底包括衬底、以及位于所述衬底上的若干鳍部结构，所述栅极结构横跨所述鳍部结构。

可选的，还包括：位于所述第二介质层表面以及所述导电保护结构表面的第三介质层。

本发明的技术方案还提供一种半导体结构，包括：基底；位于所述基底内的若干源漏结构；位于所述基底、以及若干所述源漏结构表面的第一介质层；位于所述第一介质层内、且位于所述源漏结构表面的第一导电结构，所述第一导电结构顶面齐平于所述第一介质层表面；位于所述第一导电结构顶面的牺牲层；位于所述第一介质层表面的第二介质层，所述第二介质层还位于所述牺牲层侧壁面，并且，所述第二介质层的材料与所述牺牲层的材料不同。

可选的，所述第一导电结构的材料包括钴、钌或钨。

可选的，所述牺牲层的材料包括氮化钛或金属材料。

可选的，所述金属材料包括：钨、钌或铂。

可选的，所述牺牲层的材料包括介电材料。