[发明专利]一种芯片封装工艺及芯片封装结构

说明书

本申请实施例提供了一种芯片封装工艺及芯片封装结构，本申请通过在芯片正面的金属凸块上表面设置重布线层增加芯片的接触面积，进而降低了芯片的导通电阻，另外通过在塑封体上设置至少一个填充有金属过孔可以将芯片正面与背面进行导通，不用通过打线来完成封装工艺。

技术领域

本申请各实施例属于半导体领域，具体涉及一种芯片封装工艺及芯片封装结构。

背景技术

芯片的导通电阻是此类产品的重要参数之一，如果有效降低导通电阻是产品是否能用于更多领域的先决条件，导通电阻过大会在大电流环境下会导致芯片结温过高而导致热损坏。

所以需要一种新的方法来解决上述问题。

发明内容

本申请实施例目的在于克服上述问题或者至少部分地解决或缓减上述问题，本申请提供的技术方案可以降低芯片的导通电阻。

第一方面，本申请实施例提供了一种芯片封装工艺，包括，

步骤一，提供一待处理芯片，芯片正面设有金属凸块，背面贴装在载体上；

步骤二，进行第一次塑封，形成第一塑封体，第一塑封体设在载体上，且芯片和金属凸块处于第一塑封体内；

步骤三，将第一塑封体上表面进行削减，直至金属凸块裸露至第一塑封体外表面为止；

步骤四，在第一塑封体上设置至少一个上过孔并在上过孔中填充金属，上过孔上端面延伸至第一塑封体上表面处；

步骤五，在金属凸块上表面形成第一重布线层，第一重布线层两端与金属凸块和上过孔填充的金属形成电连接；

步骤六，进行第二次塑封，形成第二塑封体，第二塑封体设置在第一塑封体上表面，第一重布线层处于第二塑封体内；

对载体进行剥离；

步骤七，在第一塑封体下表面与上过孔对应的位置进行打孔直到与上过孔相通，并在下过孔中填充金属；

步骤八，在芯片背面形成第二重布线层，并在下过孔下端面形成第三重布线层，第二布线层和第三布线层之间不接触；

步骤九，在第二重布线层和第三重布线层上远离第一塑封体的一侧分别对应设置有外引脚；

步骤十，进行第三次塑封，形成第三塑封体，第三塑封体设置在第一塑封体下表面，第二重布线层、第三重布线层及第二重布线层和第三重布线层上分别对应设置的外引脚处于第三塑封体内；

步骤十一，将第三塑封体上表面进行削减，直至第二重布线层和第三重布线层上的外引脚裸露至第三塑封体外表面为止；

步骤十二，在第二重布线层和第三重布线层上的外引脚设置金属层。

与现有技术相比，本申请提供的芯片封装工艺先进行芯片正面的塑封，然后对塑封体上表面消减直到芯片上的金属凸块裸露为止，然后在塑封体中设置至少一个上过孔，过孔越多可以降低导通电阻，且可以引出多个引脚，然后还需要在金属凸块上表面形成第一重布线层，第一重布线层两端与金属凸块和上过孔填充的金属形成电连接，在芯片背面形成第二重布线层，并在下过孔下端面形成第三重布线层，第二布线层和第三布线层之间不接触，这样可以使第二重布线层、芯片、金属凸块、第一重布线层、过孔中的金属和第三重布线层形成一个串联的导通电路，本申请通过在芯片正面的金属凸块上表面设置重布线层增加芯片的接触面积，进而降低了芯片的导通电阻，另外通过在塑封体上设置至少一个填充有金属过孔可以将芯片正面与背面进行导通，不用通过打线来完成封装工艺。