[发明专利]一种基于FPGA的车辆检测雷达信号处理器

权利要求书

1.一种基于FPGA的车辆检测雷达信号处理器，其特征在于，包括初始化配置模块、CSI2接口通信模块、SRIO通信模块、DBF波束形成模块、数据重排模块、Keystone变换实现模块、速度模糊数补偿以及MTD处理实现模块；

所述初始化配置模块，用于配置信号处理板上的可编程芯片以及DSP相关配置与初始化；

所述CSI2接口通信模块，按照CSI2协议的时序要求将64路数据从高速接口接收并解包；

所述SRIO通信模块，用于主从FPGA之间的通信以及主FPGA与DSP之间的通信；

所述DBF波束形成模块，用于对解包出来的数据进行DBF运算并合并为左/右两路波束输出；

所述数据重排模块，基于DDR3与SRAM对DBF后的数据进行数据重排，使其按慢时间维度的顺序进行输出；

所述Keystone变换实现模块，基于Chirp-Z变换法作为Keystone变换的实现方案用于校正高速目标距离门走动；

所述速度模糊数补偿以及MTD处理实现模块，用于动目标检测以及对存在速度模糊的测量目标进行模糊数补偿。

2.根据权利要求1所述的车辆检测雷达基于FPGA的信号处理器，其特征在于，所述初始化配置模块包括：

DSP电源上电顺序控制模块，用于控制DSP电源按照一定的顺序进行上电；

时钟芯片配置模块，用于输出所需频率时钟；

DSP初始化模块，用于复位DSP芯片并设置相应的工作模式。

3.根据权利要求1所述的车辆检测雷达基于FPGA的信号处理器，其特征在于，所述CSI2接口通信模块包括：

D-PHY物理层模块，用于接收射频传输过来的数据；

4字节对齐模块，用于同步D-PHY4条通道上的8bits数据；

数据重组打包模块，用于组合4路通道数据，生成16位有效的采样数据并向后输出。

4.根据权利要求1所述的车辆检测雷达基于FPGA的信号处理器，其特征在于，所述SRIO通信模块包括：

srio_gen2 IP核，SRIO通信底层物理接口；

主从FPGA通信模块，用于主从FPGA之间传递DBF运算结果、Keystone变换后的结果以及参数配置信息；

主FPGA与DSP通信模块，用于主FPGA向DSP发送所需的和差波束数据。

5.根据权利要求1所述的车辆检测雷达基于FPGA的信号处理器，其特征在于，所述DBF波束形成模块包括：

数据流控制模块，用于同步32路输入数据、检测采样数据所属的CPI是否发生变化并提醒后续运算模块进行参数调整；

幅相/DBF系数配置模块，用于接收外部控制模块提供的各个CPI的波位指向信息、幅相补偿系数信息，存储幅相补偿系数以及DBF运算系数的值并在CPI改变时将正确的幅相补偿系数和DBF运算系数的值配置给运算模块；

通道幅相补偿模块，用于针对输入的32路数据进行幅度/相位补偿；

DBF运算模块，将幅相补偿后的32路数据进行最大四波位的DBF运算，输出运算后的1路数据结果。

6.根据权利要求1所述的车辆检测雷达基于FPGA的信号处理器，其特征在于，所述数据重排模块包括：

写入数据缓存模块，用于切割缓存不同重复周期的写入数据；

SRAM数据缓存模块，基于SRAM的可同时读写的特性，从DDR3里读取的数据按写地址的值存入其中一块存储区域的同时，另一块存储区域内的数据按读地址的值依次输出，实现数据缓冲；

DDR3读写仲裁模块，用于对写入缓存模块传递来的写请求以及SRAM缓存/重排模块传递的读请求进行仲裁，决定执行的先后顺序。

7.根据权利要求1所述的车辆检测雷达基于FPGA的信号处理器，其特征在于，所述Keystone变换实现模块包括：

Keystone变换硬件实现模块，用于实现整个Keystone运算过程；

系数生成模块，基于CORDIC核实时计算用于产生所需要的系数值。

8.根据权利要求1所述的车辆检测雷达基于FPGA的信号处理器，其特征在于，包括以下步骤：

步骤1、两块FPGA分别接收32路CSI2协议格式数据后，进行数据解包，提取实际采样数据；

步骤2、根据回波数据的类型，经通道幅相补偿后，做最大四个波位的DBF运算，生成波束方向1°差值的左/右波束；

步骤3、FPGA1将处理结果通过SRIO接口传递至FPGA2，在FPGA2进行数据同步和相加运算生成64路DBF运算的实际结果；

步骤4、对DBF运算后的数据进行数据重排，使其按慢时间维度的顺序进行输出，数据重排后进行Keystone变换，结果通过SRIO通道从FPGA2传递至FPGA1；

步骤5、进行最大范围为[-33]的速度模糊数搜索后再进行脉压/MTD处理；在发射波形为线性调频连续波的情况下，脉压与MTD处理均采用FFT运算来实现；

步骤6、将左右波束的MTD结果转换为和差波束，将和差波束的结果进行打包，传递给DSP。