[发明专利]数据网络设计验证方法、装置以及验证设备

说明书

本公开提供了一种数据网络设计验证方法、装置以及验证设备。该数据网络设计验证方法包括：针对被测数据网络功能模块，构建数据传输层模型；在数据传输层模型中布置芯片设计功能单元以构建数据总线系统；以及基于第一测试序列对数据总线系统进行数据传输验证。芯片设计功能单元包括跨时钟域接口模块、跨电压域接口模块或者中继单元。

技术领域

本公开的实施例涉及一种数据网络设计验证方法、装置以及验证设备。

背景技术

随着数字集成电路系统的复杂性不断增加，组成系统级芯片(System-on-a-Chip，SoC)的功能模块的种类和数量也不断增加，系统中各个模块之间的数据交互网络也越来越复杂。为了快速适应不同的系统应用与集成需求，当前大规模集成系统中多采用参数可缩放、拓扑结构可重构的片上网络式数据总线。目前，大规模集成电路中片上数据网络的验证过程通常采用的是模块级和系统级分别验证的方式。然而，模块级的验证无法保证与实际芯片设计时的场景一致，因此验证并不充分。对于系统级的验证，由于集成电路的复杂性又不可避免地存在仿真时间过长、验证场景受限等问题。

发明内容

本公开提供了一种数据网络设计验证方法、装置以及验证设备，用于在芯片设计过程中对功能模块进行更全面充分的数据验证的同时，缓解系统级验证的压力，能够提高芯片验证效率。

根据本公开的一方面，提供了一种数据网络设计验证方法，包括：针对被测数据网络功能模块，构建数据传输层模型；在数据传输层模型中布置芯片设计功能单元以构建数据总线系统；以及基于第一测试序列对该数据总线系统进行数据传输验证。

根据本公开的另一方面，提供了一种数据网络设计验证装置，包括：验证系统构建单元，配置成针对被测数据网络功能模块，构建数据传输层模型，在数据传输层模型中布置芯片设计功能单元以构建数据总线系统；以及验证单元，配置成基于第一测试序列对该数据总线系统进行数据传输验证。

根据本公开的又一方面，提供了一种验证设备，包括：处理器；以及存储器，其中，存储器中存储有计算机可读代码。计算机可读代码当由处理器运行时，执行如上所述的数据网络设计验证方法。

本公开实施例提供的数据网络设计验证方法、装置以及验证设备，针对被测数据网络功能模块，在数据传输层模型的基础上布置芯片设计功能单元做为待验证的数据总线系统，使得被测设备的验证环境更接近于其在芯片实际设计中的验证场景，能够更全面、充分的对被测数据网络功能模块进行数据验证。与此同时，更充分地功能模块验证有利于缓解系统级验证的压力，即，在进行系统级验证之前，已对功能模块进行了更充分的验证，从而提高芯片验证效率。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本公开提供的数据网络设计验证方法的示意性流程图；

图2示出了数据传输层模型的示意图；

图3示出了构建的数据总线系统的示意图；

图4示出了第一验证通路的示意图；

图5A示出了包括存储器模块的扩展数据总线系统的示意图；

图5B示出了包括高速输入/输出模块的扩展数据总线系统的示意图；

图5C示出了包括直接存储器访问模块的扩展数据总线系统的示意图；

图6示出了多片互联验证的示意图；

图7示出了本公开提供的数据网络设计验证装置的示意性框图；

图8示出了本公开提供的验证设备的示意性框图。