[发明专利]一种低导通电压氮化镓肖特基势垒二极管及其制造方法

权利要求书

1.本发明涉及一种低导通电压氮化镓肖特基势垒二极管，其特征在于，包括：

衬底；

成核缓冲层，形成于所述衬底上；

GaN沟道层，形成于所述成核缓冲层上；

AlGaN势垒层，形成于所述GaN沟道层上；

Si₃N₄绝缘层，形成于所述AlGaN势垒层上；

阳极，形成于所述AlGaN势垒层上，并与所述AlGaN势垒层之间形成欧姆接触，所述阳极包括欧姆接触金属A、p型GaN层和二极管阳极电极，

所述欧姆接触金属A和p型GaN层形成于所述AlGaN势垒层上，所述二极管阳极电极形成于所述欧姆接触金属A和p型GaN层上，所述欧姆接触金属A和p型GaN层之间被所述Si₃N₄绝缘层隔开；以及

欧姆接触金属B，形成于所述AlGaN势垒层上，并与所述AlGaN势垒层之间形成欧姆接触，作为阴极，且所述欧姆接触金属B与阳极之间被所述Si₃N₄绝缘层隔开。

2.根据权利要求1所述的氮化镓肖特基势垒二极管，其特征在于，所述Si₃N₄绝缘层在AlGaN势垒层表面为格状分布，形成于所述欧姆接触金属B与所述阳极之间，以及所述欧姆接触金属A和p型GaN层之间。

3.根据权利要求1所述的氮化镓肖特基势垒二极管，其特征在于，所述成核缓冲层包括依次形成的AlN成核层和GaN缓冲层，且所述成核缓冲层的厚度为100nm-10μm。

4.根据权利要求1所述的氮化镓肖特基势垒二极管，其特征在于，所述GaN沟道层为非掺杂半导体，厚度为50-500nm。

5.根据权利要求1所述的氮化镓肖特基势垒二极管，其特征在于，所述AlGaN势垒层为非掺杂半导体，化学式为Al_xGa_1-xN，其中0x1，厚度为1-20nm。

6.根据权利要求1所述的氮化镓肖特基势垒二极管，其特征在于，所述p型GaN层为镁掺杂半导体，掺杂浓度为1.0×10¹⁹-1.0×10²⁰cm^-3，厚度为10-100nm。

7.根据权利要求1所述的氮化镓肖特基势垒二极管，其特征在于，所述Si₃N₄绝缘层为非掺杂半导体，厚度为300-500nm，优选400nm。

8.根据权利要求1至7任一项所述氮化镓肖特基势垒二极管的制造方法，其特征在于，包括以下步骤：

(1)在所述衬底的表面依次生长成核缓冲层、GaN沟道层、AlGaN势垒层和p型GaN层；

(2)在所述p型GaN层表面定义出栅极区域和非栅极区域，并将非栅极区域作为刻蚀区，通过刻蚀工艺除去非栅极区域的p型GaN层；

(3)通过电子束蒸发，在暴露的所述AlGaN势垒层表面制备欧姆接触金属A以及欧姆接触金属B；

(4)通过低压化学气相沉积，在暴露的所述AlGaN势垒层表面制备Si₃N₄绝缘层，通过干法刻蚀工艺除去多余的Si₃N₄绝缘层；

(5)通过电子束蒸发，在所述欧姆接触金属A、p型GaN层和之间的Si₃N₄绝缘层表面制备二极管阳极电极。

9.根据权利要求8所述的制造方法，其特征在于，步骤(3)中，所述欧姆接触金属A以及欧姆接触金属B通过在所述AlGaN势垒层表面依次沉积钛/铝/镍/金，厚度分别为接着利用快速热退火制程，在氮气环境下，200℃-1000℃退火15-600s秒，形成上述金属与AlGaN势垒层之间的欧姆接触。

10.根据权利要求8所述的制造方法，其特征在于，步骤(5)中，所述二极管阳极电极通过在所述欧姆接触金属A、p型GaN层和之间的Si₃N₄绝缘层表面依次沉积钛/金，厚度分别为