[发明专利]一种量子芯片测试结构及其制备方法和测试方法

权利要求书

1.一种量子芯片测试结构，其特征在于，包括：

位于衬底上的超导约瑟夫森结及其连接结构；

位于所述连接结构上的第一隔离层，所述第一隔离层上形成有贯穿所述第一隔离层的连接窗口；

位于所述第一隔离层上的第二隔离层，所述第二隔离层上形成有沉积窗口，所述沉积窗口用于限定位于所述第一隔离层上的沉积区域，且所述连接窗口与所述沉积窗口相连；以及

位于所述连接窗口内的电连接部和位于所述沉积窗口内的电连接层，所述电连接部的一端与所述连接结构连接，另一端与所述电连接层连接，所述电连接层用于实现与测试设备的电接触。

2.根据权利要求1所述的量子芯片测试结构，其特征在于，所述第一隔离层、所述第二隔离层的材质为光刻胶、电子束胶中的至少一种。

3.根据权利要求1或2所述的量子芯片测试结构，其特征在于，所述沉积窗口形成有下切结构，且所述电连接层的厚度小于所述第二隔离层的厚度。

4.根据权利要求1所述的量子芯片测试结构，其特征在于：所述连接结构的材质为超导材料。

5.根据权利要求4所述的量子芯片测试结构，其特征在于：所述超导材料包括TiN、Nb、Al或者Ta中之一。

6.根据权利要求1所述的量子芯片测试结构，其特征在于：所述电连接层和所述电连接部的材质为易剥离导电材料。

7.根据权利要求6所述的量子芯片测试结构，其特征在于：所述易剥离导电材料包括Al、Ze中之一。

8.一种量子芯片测试结构的制备方法，包括：

在衬底上制备超导约瑟夫森结及其连接结构；

形成第一隔离层于所述连接结构上，并在所述第一隔离层上形成贯穿所述第一隔离层的连接窗口；

形成第二隔离层于第一隔离层上，并在所述第二隔离层上形成沉积窗口，其中，所述沉积窗口用于限定位于所述第一隔离层上的沉积区域，且所述连接窗口与所述沉积窗口相连；以及

形成电连接部于所述连接窗口内，并形成电连接层于所述沉积窗口内，其中，所述电连接部的一端与所述连接结构连接，另一端与所述电连接层连接，所述电连接层用于实现与测试设备的电接触。

9.根据权利要求8所述的制备方法，其特征在于：所述第一隔离层、所述第二隔离层的材质为光刻胶、电子束胶中的至少一种。

10.根据权利要求8或9所述的制备方法，其特征在于，形成的所述沉积窗口具有下切结构，且所述电连接层的厚度小于所述第二隔离层的厚度。

11.根据权利要求8所述的制备方法，其特征在于：在形成电连接部于所述连接窗口内，并形成电连接层于所述沉积窗口内的步骤之前，还包括：

去除所述连接结构上指定区域的氧化膜层，其中，所述指定区域为所述连接窗口暴露出的区域。

12.一种量子芯片的测试方法，包括：

提供量子芯片测试结构设置于测试设备中，所述量子芯片测试结构为如权利要求1-7中任意一项所述的量子芯片测试结构，或者为如权利要求8-11中任意一项所述的量子芯片测试结构的制备方法获得的量子芯片测试结构；以及

将测试设备的电连接元件与所述电连接层直接接触进行超导约瑟夫森结的电性测试。

13.一种量子芯片的制备方法，包括如权利要求12所述的一种量子芯片的测试方法，其特征在于，在测试完成后，包括：

剥离去除所述第一隔离层和所述第二隔离层，以及所述电连接层和所述电连接部。