[发明专利]基于过滤表的DRAM行缓冲器混合管理方法

说明书

本发明提供一种基于过滤表的DRAM行缓冲器混合管理方法，对来自缓存的数据访问请求，DRAM内存控制器根据访问请求的地址定位目标内存块，并将目标数据的地址发往目标内存块的过滤表，过滤表根据条目信息，决定该目标数据隶属的内存行的行缓冲器管理策略。具体而言，基于过滤表动态选择每个目标内存行的行缓冲器管理策略，对于访问频次较多，大于等于阀值的目标内存行，采用开放的行缓冲器管理策略；对于访问频次较少，小于阀值的目标内存行采用关闭的行缓冲器管理策略；有效发挥两种行缓冲器管理策略的优势，规避两者的不足，降低DRAM数据访问的延时；并且采用辅助写缓冲器，降低行缓冲器数据冲突的代价，进一步提升DRAM数据访问效率。

技术领域

本发明涉及一种基于过滤表的DRAM行缓冲器混合管理方法。

背景技术

DRAM是当前计算机主流的内存存储器。每个DRAM存储单元包含一个晶体管和电容，大量的存储单元构成二维存储阵列，存储阵列再构成内存块(bank)。内存块中的数据以内存行为单位读写，每个内存块都包含一内存行缓冲器(row buffer)，用于缓存来自内存块的内存行数据，以及处理数据读写请求。

根据计算机存储层次结构，最后一级缓存以缓存块为单位向DRAM发起数据访问请求。当读写数据时，内存控制器根据目标缓存块地址，定位DRAM内存块，然后发出行激活命令，将包含目标缓存块数据的内存行加载到内存行缓冲器。内存缓冲器容量远大于缓存块，所以内存缓冲器不仅包含目标缓存块，还包含相邻的其他缓存块。内存控制器再发出列激活命令，定位目标缓存块数据，完成读写操作。最后内存缓冲器中的数据写回到内存块中的对应内存行，同时内存缓冲器清空。

内存行缓冲器将数据写回内存块的时间点选择的差异，对应不同的行缓冲器管理策略。如果内存行缓冲器完成当前的数据读写后，立即将数据写回内存块，清空内存行缓冲器，即关闭策略；如果内存行缓冲器完成当前的数据读写后，没有立即将数据写回内存块，而是等到下一个数据读写请求到达，并且该请求的目标缓存块数据不在当前内存缓冲器中，即发生行缓冲器数据冲突时，才将内存缓冲器的数据写回内存块，称为开放策略。

发生行缓冲器数据冲突时，开放策略要将上一次加载的数据先写回内存块，才能加载当前目标缓存块数据对应的内存行，增加了访问延时；而关闭策略，因为提前将数据写回内存块，可以直接加载新的内存行，所以降低了行缓冲器数据冲突导致的延时。但如果出现内存行缓冲器数据命中，即当前数据访问的目标数据位于上一次加载的内存行时，开放策略下的内存缓冲器可直接进行数据的读写，没有额外的延时；而关闭策略下的内存缓冲器要重新从内存块加载数据，增加了延时。所以，开放策略与关闭策略都会增加数据访问延时。

发明内容

本发明的目的在于克服DRAM现有行缓冲器管理策略的问题，解决上述问题所采用的技术方案是：基于过滤表的DRAM行缓冲器混合管理方案，包括如下步骤：

缓存向DRAM发起数据访问请求时，DRAM内存控制器根据访问请求的地址定位目标内存块，并将目标数据的地址发往目标内存块的过滤表，过滤表根据条目信息，决定该目标数据隶属的内存行，将采用的行缓冲器管理策略。

每个内存块对应一过滤表，过滤表包含n个条目，每个条目包含行地址、访问次数、有效标志位和最近访问标志位；根据数据访问请求的目标内存行地址，查找过滤表；如果过滤表已经存在目标内存行地址对应的条目，称过滤表命中，此时命中条目的访问次数要递增1，最近访问标志位设为1；如果过滤表不存在目标内存行对应的条目，即过滤表缺失，此时以目标内存行的行地址创建新的条目，同时将该条目的访问次数初始化为1，最近访问标志位设为1。

每个内存块配备一辅助写缓冲器，位于内存块与行缓冲器之间，当发生行缓冲器数据冲突时，行缓冲器中的数据立即写入辅助写缓冲器，辅助写缓冲器在内存块空闲时再将数据写回内存块；辅助写缓冲器不能直接从内存块加载数据。