[发明专利]用于处理结构中非投递式存储器写入事务的方法、装置和系统在审
申请号: | 202011595833.9 | 申请日: | 2017-11-20 |
公开(公告)号: | CN112597091A | 公开(公告)日: | 2021-04-02 |
发明(设计)人: | R·P·阿德勒;R·德格鲁伊杰;S·拉克什马纳默西;R·纳加拉简;P·J·埃拉尔多 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F13/42 | 分类号: | G06F13/42;G06F9/46;G06F15/76;G06F15/78 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 处理 结构 中非 投递 存储器 写入 事务 方法 装置 系统 | ||
在一个实施例中,片上系统包括第一端点,用于向存储器发出非投递式存储器写入事务;及基于外围部件互连(PCI)的结构,所述结构包括控制逻辑,用于将非投递式存储器写入事务引导到存储器,从存储器接收非投递式存储器写入事务的完成,并将完成路由到第一端点。说明并要求保护了其他实施例。
本申请为分案申请,其原申请是于2019年5月28日(国际申请日为2017年11月20日)向中国专利局提交的专利申请,申请号为201780073628.6,发明名称为“用于处理结构中非投递式存储器写入事务的方法、装置和系统”。
技术领域
实施例涉及通信,更具体而言,涉及集成电路中的通信。
背景技术
高性能和低功率段中的主流处理器芯片正越来越多地集成诸如图形、显示引擎、安全引擎等的附加功能。由于服务器、台式机、移动电话、嵌入式、超移动和移动互联网设备部分的不同要求,此类设计高度细分。不同的市场寻求使用单芯片片上系统(SoC)解决方案,该解决方案将处理器内核、存储器控制器、输入/输出控制器和其他段特定加速元件中的至少一些组合到单个芯片上。然而,由于难以在单个管芯上集成不同的知识产权(IP)块,因此聚集这些特征的设计出现得很慢。之所以尤其会如此,是因为IP模块可以具有各种要求和设计唯一性,并且可能需要许多专用线、通信协议等以使它们能够并入SoC中。结果,开发的每个SoC或其他高级半导体器件需要大量的设计复杂性和定制以将不同的IP块合并到单个器件中。之所以会如此,是因为通常需要重新设计给定的IP块以适应给定SoC的接口和信令要求。
许多计算机系统甚至这种系统内的集成电路都包含外围部件互连(PCI)技术,其提供用于事务通信的规则和用于处理系统内的数据流的各种协议。在PCI有序互连中,使用一些明确定义的语义处理生产者-消费者(P/C)流。最值得注意的是,这些语义包括:(1)来自生产者的写入始终是投递式的,因为这些写入在被源发送时被认为是完成的,而无需接收到明确的确认(也称为射后不理(fire and forget)事务);以及(2)系统确保在消费者使用数据之前已将写入处理到全局观察点。这些语义实现了PCI有序互连的功能正确性。虽然这种布置很有效,但是当非基于PCI的设备被并入具有PCI有序互连的系统中时会出现困难,因为在确保满足这些语义时可能出现相当大的复杂性。
附图说明
图1是根据本发明实施例的基本互连架构的方框图。
图2是根据本发明实施例的互连架构的进一步细节的方框图。
图3是根据本发明实施例的SoC的高级方框图。
图4是根据本发明另一实施例的系统的方框图。
图5是根据本发明实施例的边带互连的方框图。
图6是根据本发明实施例的可用于边带接口的信令的细节的方框图。
图7是根据本发明实施例的方法的流程图。
图8是根据本发明另一实施例的方法的流程图。
图9是可以使用实施例的示例性系统的方框图。
图10是代表性计算机系统的方框图。
图11是根据本发明实施例的系统的方框图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011595833.9/2.html,转载请声明来源钻瓜专利网。