[发明专利]碳化硅平面MOSFET器件及制备方法有效
申请号: | 202011596754.X | 申请日: | 2020-12-29 |
公开(公告)号: | CN112687746B | 公开(公告)日: | 2022-05-24 |
发明(设计)人: | 张金平;王鹏蛟;李小锋;刘竞秀;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/08;H01L29/06;H01L21/336 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 敖欢 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 碳化硅 平面 mosfet 器件 制备 方法 | ||
1.一种碳化硅平面MOSFET器件,其元胞结构包括:
从下至上依次层叠设置的背部漏极金属(1)、第二N型碳化硅缓冲层(21)、N型碳化硅外延层(3),
N型碳化硅外延层(3)的上方为第一N型碳化硅缓冲层(11),第一N型碳化硅缓冲层(11)包括中间的竖直段和两侧的水平段,第一N型碳化硅缓冲层(11)左上方为第一P型基区(4),第一P型基区(4)内部为第一P型源区(5)和第一N型源区(7),第一P型源区(5)和第一N型源区(7)左右相接,第一源极金属(6)分别与第一P型源区(5)和部分第一N型源区(7)上下相接;第一N型碳化硅缓冲层(11)右上方为第二P型基区(41),第二P型基区(41)内部为第二P型源区(51)和第二N型源区(71),第二P型源区(51)和第二N型源区(71)左右相接,第二源极金属(61)分别与第二P型源区(51)和部分第二N型源区(71)上下相接;栅极(9)和第一N型源区(7)之间、栅极(9)和第二N型源区(71)之间、栅极(9)和第一P型基区(4)之间、栅极(9)和第二P型基区(41)之间、栅极(9)和第一N型碳化硅缓冲层(11)之间都设有栅介质层(10);
其特征在于:第二N型碳化硅缓冲层(21)中具有不相连的P型区域(12);P型区域(12)的下方与背部漏极金属(1)之间形成欧姆接触;相邻P型区域(12)之间设置P型多晶硅区域(13),P型多晶硅区域(13)上表面与第二N型碳化硅缓冲层(21)相接,下表面与背部漏极金属(1)相接。
2.一种碳化硅平面MOSFET器件,其元胞结构包括:
从下至上依次层叠设置的背部漏极金属(1)、第二N型碳化硅缓冲层(21)、N型碳化硅外延层(3),
N型碳化硅外延层(3)的上方为第一N型碳化硅缓冲层(11),第一N型碳化硅缓冲层(11)包括中间的竖直段和两侧的水平段,第一N型碳化硅缓冲层(11)左上方为第一P型基区(4),第一P型基区(4)内部为第一P型源区(5)和第一N型源区(7),第一P型源区(5)和第一N型源区(7)左右相接,第一源极金属(6)分别与第一P型源区(5)和部分第一N型源区(7)上下相接;第一N型碳化硅缓冲层(11)右上方为第二P型基区(41),第二P型基区(41)内部为第二P型源区(51)和第二N型源区(71),第二P型源区(51)和第二N型源区(71)左右相接,第二源极金属(61)分别与第二P型源区(51)和部分第二N型源区(71)上下相接;
栅极(9)和第一N型源区(7)之间、栅极(9)和第二N型源区(71)之间、栅极(9)和第一P型基区(4)之间、栅极(9)和第二P型基区(41)之间、栅极(9)和第一N型碳化硅缓冲层(11)之间都设有栅介质层(10);
其特征在于:第二N型碳化硅缓冲层(21)中具有不相连的P型区域(12);P型区域(12)的下方与背部漏极金属(1)之间没有形成接触,在第二N型碳化硅缓冲层(21)中完全浮空;P型多晶硅区域(13)位于P型区域(12)的下方,且宽度比P型区域(12)小。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011596754.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类