[发明专利]半导体量子芯片及其制备方法

说明书

本公开提供一种半导体量子芯片，包括：基片，包括边缘刻蚀区域和中心高台区域，所述中心高台区域设有量子点区域和欧姆接触区域，所述量子点区域包括两侧刻蚀区域和中间量子点区域，所述两侧刻蚀区域上方镀有黏附层，所述黏附层上方镀有第一微磁体层；第一绝缘层，形成在所述基片上方，所述第一绝缘层中与所述欧姆接触区域对应的区域开设有欧姆接触窗口，所述欧姆接触窗口中制备有欧姆接触电极，所述第一绝缘层上制备有量子点电极，所述量子点电极一端延伸至所述第一绝缘层中与所述中间量子点区域对应的区域上方；第二微磁体层，形成于所述第一绝缘层中与所述量子点区域对应的区域上方。本公开还提供一种半导体量子芯片的制备方法。

技术领域

本公开涉及量子技术领域，具体涉及一种半导体量子芯片及其制备方法。

背景技术

量子计算是利用量子特性实现远超传统计算机计算速度的计算方法，实现量子计算所需的最小单元被称为量子比特。基于半导体的栅极电控量子点是构造量子比特，进而构建半导体量子芯片来实现量子计算的方案之一。半导体量子比特单元中依靠电子自旋状态编码的自旋比特，由于受外界干扰较少，使得利用自旋编码的量子比特具有较长的相干时间，但电子自旋不能通过电场直接操控，它与外界耦合小的特点导致了该量子比特具有较低的操作速度。

在量子点附近制造微磁体提供非均匀静磁场和施加稳定的均匀外磁场，利用磁场梯度产生较强的自旋-轨道耦合，将电子的自旋态与电荷态耦合，可通过电控的方式实现操控自旋。但在实际操作过程中，外磁场的抖动会引入额外的磁噪声，降低量子比特的相干时间。同时，半导体量子比特在制冷机形成的极低温环境下工作时，用于维持强外磁场而集成在制冷机中的超导线圈组会占用制冷机中宝贵的空间和影响制冷功率，让量子比特工作环境变得更加复杂。

发明内容

有鉴于此，为了克服上述问题的至少一个方面，本公开提供一种半导体量子芯片，包括：基片，包括边缘刻蚀区域和中心高台区域，所述中心高台区域设有量子点区域和欧姆接触区域，所述量子点区域包括两侧刻蚀区域和中间量子点区域，所述两侧刻蚀区域上方镀有黏附层，所述黏附层上方镀有第一微磁体层；第一绝缘层，形成在所述基片上方，所述第一绝缘层中与所述欧姆接触区域对应的区域开设有欧姆接触窗口，所述欧姆接触窗口中制备有欧姆接触电极，所述第一绝缘层上制备有量子点电极，所述量子点电极一端延伸至所述第一绝缘层中与所述中间量子点区域对应的区域上方；第二微磁体层，形成于所述第一绝缘层中与所述量子点区域对应的区域上方。

可选地，所述两侧刻蚀区域的厚度为50-200nm，所述黏附层厚度为5-10nm，所述第一微磁体层的为厚度为40-200nm的磁性材料。

可选地，所述第二微磁体层为厚度为100-200nm的磁性材料，其结构关于所述量子点区域中心不对称。

可选地，所述基片为具有大于预设朗德因子值和产生塞曼劈裂能量大于预设值的半导体材料。

可选地，所述欧姆接触区域为离子注入形成的离子注入区域。

可选地，所述欧姆接触区域为对所述欧姆接触电极退火形成的金属渗透区域。

可选地，所述半导体量子芯片还包括第二绝缘层，形成于所述第一绝缘层中与所述量子点区域对应的区域上方，隔离所述第一绝缘层和所述第二微磁体层。

本公开还提供了一种半导体量子芯片的制备方法，所述方法包括：

在基片的边缘进行刻蚀，形成边缘刻蚀区域和中心高台区域；

在所述中心高台区域制备量子点区域，对所述量子点区域两侧进行刻蚀，形成两侧刻蚀区域和中间量子点区域；

在所述两侧刻蚀区域上生长黏附层，在所述黏附层上生长第一微磁体层；