[发明专利]阻抗校准电路和方法

权利要求书

1.一种阻抗校准电路，其特征在于，所述阻抗校准电路包括：

待校准上拉电阻器件，所述待校准上拉电阻器件的第一连接端与所述校准单元连接，所述待校准上拉电阻器件的第二连接端与电源端连接；

待校准下拉电阻器件，所述待校准下拉电阻器件的第一连接端与所述校准单元连接，所述待校准下拉电阻器件的第二连接端与所述待校准上拉电阻器件的第三连接端连接，所述待校准下拉电阻器件的第三连接端接地；

校准单元，所述校准单元包括电压接收端和校准码输出端，所述校准单元通过所述电压接收端接收第一电压和第二电压，所述第一电压为所述待校准上拉电阻器件的输出电压，所述第二电压为所述待校准下拉电阻器件的输出电压，所述校准单元用于根据所述第一电压和所述第二电压得到第一校准码和第二校准码，所述校准单元用于利用所述第一校准码对所述待校准上拉电阻器件的阻值进行校准，以及利用所述第二校准码对所述待校准下拉电阻器件的阻值进行校准。

2.根据权利要求1所述的阻抗校准电路，其特征在于，所述阻抗校准电路还包括校准电阻，所述校准电阻的第一连接端分别与所述待校准上拉电阻器件和所述校准单元连接，所述校准电阻的第二连接端接地。

3.根据权利要求2所述的阻抗校准电路，其特征在于，所述待校准上拉电阻器件包括多个上拉子电阻器件，每个所述上拉子电阻器件包括第一开关元件和第一电阻，所述第一开关元件的第一连接端与所述电源端连接，所述第一开关元件的控制端与所述校准单元连接，所述第一开关元件的第二连接端与所述第一电阻的第一连接端连接，所述第一电阻的第二连接端分别与所述校准电阻和所述待校准下拉电阻器件连接。

4.根据权利要求3所述的阻抗校准电路，其特征在于，所述第一开关元件为PMOS晶体管，所述PMOS晶体管的源极与所述电源端连接，所述PMOS晶体管的栅极与所述校准单元连接，所述PMOS晶体管的漏极与所述第一电阻的第一连接端连接。

5.根据权利要求3所述的阻抗校准电路，其特征在于，所述待校准下拉电阻器件包括多个下拉子电阻器件，每个所述下拉子电阻器件包括第二电阻和第二开关元件，所述第二电阻的第一连接端与所述第一电阻连接，所述第二电阻的第二连接端与所述第二开关元件的第一连接端连接，所述第二开关元件的控制端与所述校准单元连接，所述第二开关元件的第二连接端接地。

6.根据权利要求5所述的阻抗校准电路，其特征在于，所述第二开关元件为NMOS晶体管，所述NMOS晶体管的源极与所述第二电阻的第二连接端连接，所述NMOS晶体管的栅极与所述校准单元连接，所述NMOS晶体管的漏极端接地。

7.根据权利要求1所述阻抗校准电路，其特征在于，所述阻抗校准电路还包括校准电阻，所述校准电阻的第一连接端分别与所述待校准下拉电阻器件和所述校准单元连接，所述校准电阻的第二连接端接地。

8.根据权利要求1所述的阻抗校准电路，其特征在于，所述校准单元包括比较器、逻辑处理单元、转换器和锁存器；

所述比较器包括第一电压接收端和第二电压接收端，所述第一电压接收端用于接收所述第一电压或者第二电压，所述第二电压接收端用于接收所述参考电压，所述比较器用于将所述第一电压和所述参考电压进行比较，得到所述第一校准码，以及将所述第二电压与所述参考电压进行比较，得到所述第二校准码；

所述逻辑处理单元的第一连接端与所述比较器连接，所述逻辑处理单元的第二连接端与所述转换器的第一连接端连接，所述转换器的第二连接端与所述锁存器的第一连接端或者第二连接端连接，所述锁存器的第二连接端与所述待校准上拉电阻器件连接，所述锁存器用于将所述转换器传输的第一校准码或者第二校准码进行存储。