[发明专利]可视化设计流水线的方法及可读存储介质

说明书

本发明揭露一种供用户可视化设计流水线的方法及计算机可读存储介质，包括：显示模块区及画布区；显示多个模块单元于模块区中，每个模块单元对应一种插件；响应用户选择模块单元的操作，显示数个特定模块于画布区中，数个特定模块选自多个模块单元；以及响应用户建立连接的操作，可视化设定数个特定模块间的输入/输出关系，以形成流水线。本发明提供可视化设计流水线的工具，方便用户编程，降低开发成本。

技术领域

本发明一般地涉及计算机领域。更具体地，本发明涉及可视化设计流水线的方法及可读存储介质。

背景技术

传统通用计算平台上发展出多种不同的编程语言，包括面向特定硬件架构的底层汇编语言(像是x86的汇编语言、ARM汇编语言及RISC-V汇编语言等)、方便用户编程的高级语言(如C/C++、Java及Python等)、以及面向逻辑推理的逻辑式编程语言Prolog，这些编程语言应用在以深度学习处理器为代表的智能计算系统上面临许多问题，主要是语义、硬件与平台上存在巨大鸿沟以至于不适用。

针对智能计算系统，为了解决上述的问题，市场上开始出现专用的编程语言，例如：NVIDIA针对图形处理器(GPU)推出的通用并行计算架构CUDA和寒武纪针对自家芯片MLU推出的数据流处理软件开发工具包(SDK)CNStream语言等。这些编程语言相当专业，需要长时间的学习才能编写复杂的程序代码以控制智能计算芯片，缺少直观的图形化编程模块化的支持。

发明内容

为了至少部分地解决背景技术中提到的技术问题，本发明的方案提供了一种供用户可视化设计流水线的方法及可读存储介质。

在一个方面中，本发明揭露一种供用户可视化设计流水线的方法，包括：显示模块区及画布区；显示多个模块单元于所述模块区中，每个模块单元对应一种插件；响应所述用户选择模块单元的操作，显示数个特定模块于所述画布区中，所述数个特定模块选自所述多个模块单元；以及响应所述用户建立连接的操作，可视化设定所述数个特定模块间的输入/输出关系，以形成所述流水线。

在另一个方面，本发明揭露一种计算机可读存储介质，其上存储有可视化设计流水线的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行前述的方法。

本发明提供一个可视化设计流水线的工具，方便用户编程，降低开发成本。

附图说明

通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：

图1是示出本发明实施例的板卡的结构图；

图2是示出本发明实施例的集成电路装置的结构图；

图3是示出本发明实施例供用户可视化设计CNStream流水线的流程图；

图4是示出本发明实施例模块区、画布区与参数区的示意图；

图5是示出本发明实施例一种示例性的选择模块单元的示意图；

图6是示出本发明实施例显示特定模块的参数栏于参数区的示意图；

图7是示出本发明实施例显示特定模块的参数值于参数区的示意图；

图8是示出本发明实施例显示错误信息的示意图；以及

图9是示出本发明实施例显示配置文件于参数区中的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。