[发明专利]一种基于FPGA的采样电路的采样方法

权利要求书

1.一种基于FPGA的采样电路的采样方法，其特征在于，包括以下步骤：①预先设置FPGA使得输出管脚IO1输出预设空占比为α的PWM波形，②输出管脚IO1输出的PWM波经RC电路滤波后，信号输出到比较器反相输入端，其电压值U=VDD×α，其中，VDD为FPGA的IO供电电压，③比较器同相端接采样电压Vin，若比较器输出为高电平，则Vin＞U；若比较器输出为低电平，则Vin＜U，④FPGA实时监控输入管脚IO2的电平，当输入管脚IO2电平翻转的瞬间，采样电压Vin等于比较器输入端的电压U，即Vin=VDD×α，

所述步骤①中，1）对FPGA的系统时钟进行倍频设置，初始化duty=N，输出管脚IO2初始化为高电平；2）对时钟进行上升沿单周期计数至cnt=duty，使输出管脚IO1输出为低电平，同时继续保持对时钟进行上升沿单周期计数至cnt=M，再使输出管脚IO1输出为高电平，且时钟计数复位至cnt=0，这样，FPGA的输出管脚IO1输出的PWM波形的占空比α=N/M，

所述步骤①中，预设α=N/M后，经过步骤②后，进入步骤③，若cnt=M，输出管脚IO2输入的为高电平，即Vin＞U，进入所述步骤2），且duty=duty+1，若cnt=M时，输出管脚IO2输入的为低电平，即Vin＜U，进入所述步骤2），且duty=duty-1；

所述基于FPGA的低成本采样电路包括FPGA和比较器，FPGA包括输出管脚IO1和输入管脚IO2，所述输出管脚IO1串联RC滤波电路，所述比较器的反相输入端与RC滤波电路中电阻R的输出端连接，比较器的同相输入端连接采样信号，比较器同相输入端连接的信号和比较器反相输入端连接的信号通过比较器运算后由比较器输出端输出，比较器输出端连接FPGA的输入管脚IO2。