[发明专利]乘法器、处理器及电子设备

说明书

本申请涉及一种乘法器、处理器及电子设备。乘法器包括编码器、多级压缩器阵列和多个结果输出模块，多级压缩器阵列中，每级压缩器阵列包括至少一个压缩器。编码器用于根据第一操作数和第二操作数，生成部分积阵列。多级压缩器阵列用于对部分积阵列进行多级压缩，获得多级压缩结果阵列，多级压缩结果阵列中，每级压缩结果阵列包括至少一个压缩结果。多个结果输出模块中，每个结果输出模块具有对应的目标处理粒度，且结果输出模块与目标压缩器连接，用于输出与目标处理粒度对应的运算结果，目标压缩器为多级压缩器阵列中，与目标处理粒度相关的压缩器。本申请实施例提供的乘法器能够缩短处理小粒度的乘法运算所需的运算时长，以优化处理器性能。

技术领域

本申请涉及计算机技术领域，具体而言，涉及一种乘法器、处理器及电子设备。

背景技术

目前，处理器中包括的乘法器通常是可以处理多粒度乘法运算的，例如，8位的乘法运算、16位的乘法运算、32位的乘法运算、64位的乘法运算。但是，现有技术中，乘法器在处理小粒度的乘法运算(例如，8位的乘法运算、16位的乘法运算和32位的乘法运算)时，通常与大粒度的乘法运算(64位的乘法运算)相同，都需要三个时钟周期才能够获得运算结果，因此，当计算机程序中涉及小粒度的乘法运算时，便会造成处理器性能损失。

发明内容

本申请的目的在于，提供一种乘法器、处理器及电子设备，以解决上述问题。

第一方面，本申请提供的乘法器包括编码器、多级压缩器阵列和多个结果输出模块，多级压缩器阵列中，每级压缩器阵列包括至少一个压缩器；

编码器用于根据第一操作数和第二操作数，生成部分积阵列；

多级压缩器阵列用于对部分积阵列进行多级压缩，获得多级压缩结果阵列，多级压缩结果阵列中，每级压缩结果阵列包括至少一个压缩结果；

多个结果输出模块中，每个结果输出模块具有对应的目标处理粒度，且结果输出模块与目标压缩器连接，用于输出与目标处理粒度对应的运算结果，目标压缩器为多级压缩器阵列中，与目标处理粒度相关的压缩器。

结合第一方面，本申请实施例还提供了第一方面的第一种可选的实施方式，编码器包括布斯编码模块和部分积生成模块；

布斯编码模块用于按照布斯编码规则对第一操作数进行编码处理，获得多组编码数据；

部分积生成模块用于针对多组编码数据中的每组编码数据，获取编码数据与第二操作数的乘积，作为部分积，以生成部分积阵列。

结合第一方面，本申请实施例还提供了第一方面的第二种可选的实施方式，多级压缩器阵列中包括用于对部分积阵列中，位于低位的四个部分积进行压缩获得第一目标压缩结果的第一目标压缩器，第一目标压缩器为多级压缩器阵列中，与第一目标处理粒度相关的压缩器；

多个结果输出模块中包括第一结果输出模块，第一结果输出模块与第一目标压缩器连接，用于根据第一目标压缩结果输出与第一目标处理粒度对应的第一运算结果。

结合第一方面，本申请实施例还提供了第一方面的第三种可选的实施方式，第一结果输出模块包括第一全加器。

结合第一方面，本申请实施例还提供了第一方面的第四种可选的实施方式，多级压缩器阵列中包括用于对部分积阵列中，位于低位的五个部分积进行压缩获得第二目标压缩结果的第二目标压缩器，第二目标压缩器为多级压缩器阵列中，与第二目标处理粒度相关的压缩器；

多个结果输出模块中包括第二结果输出模块，第二结果输出模块与第二目标压缩器连接，用于输出与第二目标处理粒度对应的第二运算结果。

结合第一方面的第四种可选的实施方式，本申请实施例还提供了第一方面的第五种可选的实施方式，第二结果输出模块包括第二全加器。