[发明专利]一种DDR4多用户访问的调度方法和设备

说明书

本发明公开了一种DDR4多用户访问的调度方法和设备，该方法包括当检测到多通道存在访问请求时，根据上拍已应答通道的编号和各通道的编号每次确定一个待应答通道，并将与所述待应答通道对应的访问地址按照预设数量并行存入所述预设数量的第一类缓存中；根据各所述第一类缓存的第一编号和第一状态从所述第一类缓存中读取第一组访问地址，并将所述第一组访问地址存入所述预设数量的第二类缓存中；根据各所述第二类缓存的第二编号和第二状态从所述第二类缓存中读取第二组访问地址，并将所述第二组访问地址存入预设缓存；根据MIG接口的状态和所述第二组访问地址的等待值对所述第二组访问地址进行处理，从而进一步提升了DDR4多用户访问的调度的效率。

技术领域

本申请涉及计算机通信技术领域，更具体地，涉及一种DDR4多用户访问的调度方法和设备。

背景技术

DDR4内存是新一代的内存规格。DDR4相比DDR3最大的区别有三点：16bit预取机制(DDR3为8bit)，同样内核频率下理论速度是DDR3的两倍；更可靠的传输规范，数据可靠性进一步提升；工作电压降为1.2V，更节能。

随着存储芯片的发展，储容量和频率的提升带来了更大数据量和多用户的访问，但是研究数据表明，处理器的处理效率每年以约60％增加，而存储器处理效率的提升率仅为10％，两者的匹配在实际运用中带来了额外的开销成本。

因此，如何进一步提升DDR4多用户访问的调度的效率，降低开销成本，是目前有待解决的技术问题。

发明内容

本发明提出一种DDR4多用户访问的调度方法，用以解决现有技术中DDR4多用户访问的调度的效率低的技术问题，该方法包括：

当检测到多通道存在访问请求时，根据上拍已应答通道的编号和各通道的编号每次确定一个待应答通道，并将与所述待应答通道对应的访问地址按照预设数量并行存入所述预设数量的第一类缓存中；

根据各所述第一类缓存的第一编号和第一状态从所述第一类缓存中读取第一组访问地址，并将所述第一组访问地址存入所述预设数量的第二类缓存中；

根据各所述第二类缓存的第二编号和第二状态从所述第二类缓存中读取第二组访问地址，并将所述第二组访问地址存入预设缓存；

根据MIG接口的状态和所述第二组访问地址的等待值对所述第二组访问地址进行处理；

其中，所述第一类缓存为与所述访问地址的分流值对应的Bank等级的缓存，所述第二类缓存为Bank Group等级的缓存，所述等待值在所述预设缓存中存入所述第二组访问地址之后的新的访问地址时加一。

在本申请一些实施例中，根据上拍已应答通道的编号和各通道的编号每次确定一个待应答通道，具体为：

若不存在所述上拍已应答通道，将第一预设编号的通道作为所述待应答通道；

若当前通道的编号与所述上拍已应答通道的编号一致，将所述当前通道作为所述待应答通道；

若当前通道的编号与所述上拍已应答通道的编号不一致，将编号小于所述上拍已应答通道的编号且与所述上拍已应答通道相邻的通道作为所述待应答通道。

在本申请一些实施例中，在根据上拍已应答通道的编号和各通道的编号每次确定一个待应答通道之后，所述方法还包括：

基于应答所述待应答通道获取所述访问地址，并将溢出指示信号广播给各所述通道。

在本申请一些实施例中，根据各所述第一类缓存的第一编号和第一状态从所述第一类缓存中读取第一组访问地址，具体为：

根据所述第一编号的第一预设顺序依次将所述第一状态不为空的缓存加入第一初始选择队列；