[发明专利]延时计算电路、芯片运行频率获取方法、装置及电子设备

权利要求书

1.一种延时计算电路，其特征在于，包括选择控制模块、行波计数器和多个振荡信号生成模块，所述多个振荡信号生成模块用于与目标芯片中包括的多条目标关键路径一一对应连接，所述多条目标关键路径为从所述目标芯片包括的多条路径中，选取出的多条关键路径；

所述多个振荡信号生成模块中，每个振荡信号生成模块用于在对应的目标关键路径的延时作用下生成振荡信号；

所述选择控制模块用于分别选取出多个所述振荡信号生成模块中的每个所述振荡信号生成模块所生成的振荡信号，并发送给所述行波计数器；

所述行波计数器用于对接收到的每条所述振荡信号进行计数，以获得所述多个振荡信号生成模块中，每个振荡信号生成模块所生成的振荡信号在目标计数时长内的信号计数值，所述信号计数值用于表征所述振荡信号生成模块对应的目标关键路径的路径延时。

2.根据权利要求1所述的延时计算电路，其特征在于，所述多个振荡信号生成模块中，每个振荡信号生成模块包括第一选择器、反相器和第一控制器；

所述第一选择器的第一输入端用于接入初始信号值，所述第一选择器的输出端作为所述振荡信号生成模块的第一外接端口，所述第一外接端口用于接入所述振荡信号生成模块所对应目标关键路径的输入端；

所述反相器的输入端作为所述振荡信号生成模块的输出端和第二外接端口，所述第二外接端口用于接入所述振荡信号生成模块所对应目标关键路径的输出端，所述反相器的输出端与所述第一选择器的第二输入端连接；

所述第一控制器与所述第一选择器的控制输入端连接。

3.根据权利要求2所述的延时计算电路，其特征在于，所述振荡信号生成模块还包括第一触发器；

所述第一触发器的时钟控制端接入系统时钟，所述第一触发器的输入端接入启动指示信号，所述第一触发器的输出端与所述第一选择器的第一输入端连接，用于输出所述初始信号值。

4.根据权利要求1所述的延时计算电路，其特征在于，所述选择控制模块包括第二选择器和第二控制器；

所述第二选择器包括多个输入端，所述第二选择器的多个输入端与所述多个振荡信号生成模块的输出端一一对应连接，所述第二选择器的输出端作为所述选择控制模块的输出端；

所述第二控制器与所述第二选择器的控制输入端连接。

5.根据权利要求1所述的延时计算电路，其特征在于，所述行波计数器包括计数控制器和多个第二触发器，所述多个第二触发器依次连接，且所述多个第二触发器中，首级触发器的时钟控制端通过所述计数控制器与所述选择控制模块的输出端连接，所述多个第二触发器中，尾级触发器的输出端作为所述行波计数器的高位输出端。

6.根据权利要求5所述的延时计算电路，其特征在于，针对所述多个第二触发器中任意两个相邻的第二触发器，位置在前的第二触发器的输出端与位置在后的第二触发器的时钟控制端连接，且针对所述多个第二触发器中的每个第二触发器，所述第二触发器的反相输出端与所述第二触发器的输入端连接。

7.根据权利要求5所述的延时计算电路，其特征在于，所述计数控制器包括计数器和与门；

所述计数器的输入端接入系统时钟，所述计数器的输出端与所述与门的第一输入端连接；

所述与门的第二输入端作为所述行波计数器的输入端与所述选择控制模块的输出端连接，所述与门的输出端与所述首级触发器的时钟控制端连接。