[发明专利]一种信号采集电路及采集方法

权利要求书

1.一种信号采集电路，包括：外接端子、对外供电开关、判决电路以及CPU，其中：

所述外接端子，设置有2个引脚，其第一引脚与设定的信号采集点连接；以及，第二引脚与预先设定的外部电源地（GND1）连接；所述第一引脚用于将接点的输出信号传递至信号采集点；其中，接点的输出信号是干接点的输出信号或湿接点的输出信号；

所述对外供电开关，其第一端与预先设定的外部电源（Vcc1）连接，第二端与所述信号采集点连接，控制端接收到连通控制信号时实现第一端和第二端之间的连通控制；

所述判决电路，判断所述信号采集点的电压值高于判决设定值时，输出能够触发所述CPU的第二GPIO引脚（GPIO2）接收到高电平信号的第一导通信号；

所述采集电路还包括：第一光电隔离电路和第二光电隔离电路，其中：

所述第一光电隔离电路的输入端与所述CPU的第一GPIO引脚（GPIO1）连接，输出端与所述对外供电开关的控制端连接，在所述CPU的第一GPIO引脚（GPIO1）输出触发信号时，向所述对外供电开关的控制端发送连通控制信号；

所述第二光电隔离电路的输入端与所述判决电路的输出端连接，输出端与所述CPU的第二GPIO引脚（GPIO2）连接；

所述第二光电隔离电路在接收到第一导通信号时，向所述CPU的第二GPIO引脚（GPIO2）输出高电平信号，否则，向所述CPU的第二GPIO引脚（GPIO2）输出低电平信号。

2.如权利要求1所述的信号采集电路，其特征在于，所述判决设定值根据湿接点在闭合状态下的输出信号的电压阈值确定。

3.如权利要求1所述的信号采集电路，其特征在于，所述信号采集电路还包括：设置在所述外接端子和所述信号采集点之间的静电防护电路，所述外接端子的第一引脚通过所述静电防护电路与设定的信号采集点连接。

4.如权利要求3所述的信号采集电路，其特征在于，所述静电防护电路包括：磁珠（LB1）和瞬态二极管TVS（D2），所述磁珠（LB1）的一端与所述外接端子的第一引脚连接，另一端与所述信号采集点连接并且与所述外部电源地（GND1）之间设置有瞬态二极管TVS（D2）。

5.如权利要求1所述的信号采集电路，其特征在于，所述对外供电开关包括：第一PMOS管（Q1），所述第一PMOS管（Q1）源极为第一端，漏极为第二端，栅极作为控制端。

6.如权利要求5所述的信号采集电路，其特征在于，所述第一光电隔离电路包括：第一光耦（U1）、第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、NPN型三极管（Q2），其中，第一光耦（U1）的正输入端通过所述第一电阻（R1）与内部电源（Vcc2）连接，负输入端与所述三极管（Q2）的集电极连接，正输出端通过所述第二电阻（R2）与所述外部电源（Vcc1）连接，且与所述第一PMOS管（Q1）的栅极连接，负输出端与外部电源地（GND1）连接，所述三极管（Q2）的基极通过所述第三电阻（R3）与所述CPU的第一GPIO引脚（GPIO1）连接，发射极与内部电源地（GND2）连接。

7.如权利要求1所述的信号采集电路，其特征在于，所述判决电路包括：稳压二极管（D1），第二PMOS管（Q3）、NMOS管（Q4）、第六电阻（R6），第七电阻（R7）、以及第八电阻（R8），其中，所述第二PMOS管（Q3）的源极与所述信号采集点连接，漏极与所述NMOS管（Q4）的栅极连接，且通过所述第六电阻（R6）与外部电源地（GND1）连接，栅极通过所述第七电阻（R7）与所述外部电源（Vcc1）连接，且与稳压二极管（D1）的阴极连接，所述稳压二极管（D1）的阳极与外部电源地（GND1）连接；所述NMOS管（Q4）的源极与外部电源地（GND1）连接，漏极作为判决电路的输出端。