[发明专利]OTP器件结构、OTP存储器及其操作方法

说明书

本申请提供一种OTP器件结构、OTP存储器及其操作方法，所述OTP器件结构包括一个高压选通管、一个低压选通管和一个反熔丝；在OTP器件结构进行编程操作时，高压选通管和反熔丝导通，而低压选通管截止；在进行读取操作时，低压选通管和反熔丝导通，而高压选通管截止，从而使得在编程时具有较高的可靠性，而在读出电流时，具有较大的读出电流。也即使得OTP嵌入式存储器能够同时保证编程高可靠性和读出电流较大。

技术领域

本发明涉及存储器技术领域，尤其涉及一种OTP器件结构、OTP存储器及其操作方法。

背景技术

一次性可编程(OTP，One Time Programmable)嵌入式存储器的编程和读取方式对一次性可编程嵌入式存储器的性能会产生很大影响，不同的设置方式会对一次性可编程嵌入式存储器的尺寸、良率和可靠性产生不同的效果。

系统级芯片(SOC)设计对一次性可编程嵌入式存储器存在巨大需求。传统的双管/三管一次性可编程嵌入式存储单元(2T/3T OTP cell)很难同时保证高可靠性的编程和较大的读出电流。

发明内容

有鉴于此，本发明提供一种OTP器件结构、OTP存储器及其操作方法，以解决现有技术中OTP嵌入式存储器无法同时保证编程高可靠性和读出电流较大的问题。

为实现上述目的，本发明提供如下技术方案：

一种OTP器件结构，包括：

衬底；

形成在所述衬底上的低压选通管、高压选通管和反熔丝；

所述高压选通管、所述反熔丝和所述低压选通管依次串联；

或者，所述高压选通管、所述反熔丝和所述低压选通管相互并联。

优选地，所述高压选通管包括第一衬底和形成在所述第一衬底上的厚栅介电层和第一栅极；以及在所述第一栅极两侧的衬底中形成的源区和漏区；

所述反熔丝包括第二衬底和形成在所述第二衬底上的薄栅介电层和第二栅极；以及在所述第二栅极两侧的衬底中形成的源区和漏区；

所述低压选通管包括第三衬底和形成在所述第三衬底上的薄栅介电层和第三栅极；以及在所述第三栅极两侧的衬底中形成的源区和漏区。

优选地，所述第二衬底和所述第三衬底连通为共用衬底；

所述第二衬底上的漏区与所述第三衬底上的源区为同一掺杂区；且所述掺杂区与所述第一衬底上的漏区相连；

所述第一衬底上的源区用于连接第一位线；

所述第三衬底上的漏区用于连接第二位线；

所述第一栅极用于连接第一字线、所述第二栅极用于连接第二字线、所述第三栅极用于连接第三字线。

优选地，所述第一衬底、所述第二衬底和所述第三衬底连通为共用衬底。

优选地，所述第一衬底上的源区用于连接第一位线；

所述第一衬底上的漏区与所述第二衬底的源区为同一掺杂区；

所述第二衬底上的漏区与所述第三衬底的源区为同一掺杂区；

所述第三衬底上的漏区用于连接第二位线；

所述第一栅极用于连接第一字线、所述第二栅极用于连接第二字线、所述第三栅极用于连接第三字线。

优选地，所述第二衬底和所述第三衬底连通为共用衬底；

所述第二衬底上的漏区与所述第三衬底上的源区为同一掺杂区；

所述第一衬底上的源区用于连接第一位线；