[发明专利]应用于FPGA的Yolov3量化方法、装置、设备及介质

说明书

本发明涉及一种应用于FPGA的Yolov3量化方法、装置、设备及介质，包括：获取批归一化层参数和初始权重参数；将所述批归一化层参数和所述初始权重参数融合，以得到融合后的批归一化值；对所述批归一化值进行量化，以得到批归一化量化值；根据所述批归一化量化值及激活函数，得到下一层神经网络的激活量化值。上述应用于FPGA的Yolov3量化方法、装置、设备及介质，融合后能够将Yolov3模型中的残差模块中的各层应用于FPGA，使得量化方法能够使用于Yolov3模型。

技术领域

本申请涉及神经网络技术领域，特别是涉及一种应用于FPGA的Yolov3量化方法、装置、设备及介质。

背景技术

近年来，卷积神经网络(CNN，Convolutional Neural Network)领域取得了重大突破，极大地提高了基于CNN的目标检测算法的性能。来自国际顶级的计算机视觉竞赛(PASCAL VOC，Pattern Analysis，Statistical Modeling and Computational LearningVisual Object Classes)数据集的分类挑战结果证明，自2007年以来，目标检测算法的平均精度(MAP，Mean Average Precision)从20％提高到了85％。目标检测算法的优异性能使它们广泛应用于自动化系统，如机器人、自动驾驶和无人机等。

然而，目标检测算法的高准确度伴随着高计算复杂度的问题，如果单纯使用中央处理器(CPU，Central Processing Unit)来计算，则需要很长时间才能完成，无法满足实时性高的应用场景。因此，需要使用图形处理器(GPU，Graphics Processing Unit)、专用集成电路(ASIC，Application Specific Integrated Circuit)或现场可编程门阵列(FPGA，Field-Programmable Gate Array)等硬件进行加速计算，从而实现目标检测网络的实时推理。GPU虽然具有强大的并行计算能力，然而GPU的功耗通常达到约100W，严重限制了应用场景。ASIC虽然具有高能效的特点，但是开发周期相对较长，成本较高。而FPGA在硬件性能和开发周期之间取得了较好的平衡，广泛应用于神经网络加速器领域。

FPGA是在可编程阵列(PAL，Programming Array Logic)、通用阵列逻辑器件(GAL，Generic Array Logic)、可擦除可编辑逻辑器件(EPLD，Erasable Programmable LogicDevice)等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路数量有限的缺点。FPGA采用了逻辑单元阵列(LCA，Logic Cell Array)这样一个新概念，内部包括可配置逻辑模块(CLB，Configurable Logic Block)、可编程输入输出单元(IOB，Input outputblock)、和内部连线三个部分，可以支持一片可编程只读存储器(PROM，Programmableread-only memory)编程多片FPGA。由于灵活的可重配置能力，和出色的性能功耗比，使FPGA成为当今一种重要的深度学习处理器。

为了在FPGA上实现目标检测算法，近年来已经提出了许多相关方法。专利CN109214504A提出一种对Yolovl进行量化的方法，更进一步地，专利CN110555516A提出了一种基于FPGA的Yolov2-tiny神经网络低延时硬件加速器方法。然而，这两项工作所针对的Yolov1模型和Yolov2模型早已被淘汰。截止2020年为止，在工程中广泛应用的模型是Yolov3。而Yolov3模型的结构比之前的模型增加了一种残差结构，而传统技术中没有针对残差结构进行处理的步骤，因此无法适用于Yolov3模型。

发明内容

基于此，有必要针对上述问题提供一种应用于FPGA的Yolov3量化方法、装置、设备及介质。

一种应用于FPGA的Yolov3量化方法，包括：