[发明专利]集成电路芯片以及用于形成集成电路芯片的方法在审
| 申请号： | 202011633256.8 | 申请日： | 2020-12-31 |
| 公开（公告）号： | CN113314459A | 公开（公告）日： | 2021-08-27 |
| 发明（设计）人： | 王云翔;蔡俊琳;余俊磊;陈柏智 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/528 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 集成电路 芯片 以及 用于 形成 方法 | ||
1.一种集成电路芯片，包括：
衬底；
半导体层，位于所述衬底上；
前段制程层，位于所述半导体层上；
贯通孔，在所述集成电路芯片的外围处延伸贯穿所述前段制程层和所述半导体层至所述衬底；以及
引线和通孔的交替堆叠件，位于所述贯通孔上方。
2.根据权利要求1所述的集成电路芯片，还包括：
位于所述前段制程层上且位于所述交替堆叠件下的层间介电层，其中，所述层间介电层具有延伸穿过所述半导体层至所述衬底并且部分地限定所述贯通孔的部分。
3.根据权利要求1所述的集成电路芯片，其中，所述贯通孔是电介质。
4.根据权利要求1所述的集成电路芯片，还包括：
半导体器件，位于所述半导体层上，其中，所述贯通孔沿所述集成电路芯片的外围在闭合路径中延伸以围绕所述半导体器件。
5.根据权利要求1所述的集成电路芯片，其中，所述交替堆叠件限定导电密封结构，所述导电密封结构沿所述集成电路芯片的外围在闭合路径中延伸，并且其中，所述贯通孔位于所述集成电路芯片的最外侧壁与所述导电密封结构之间。
6.根据权利要求1所述的集成电路芯片，还包括：
层间介电层，位于所述前段制程层和所述贯通孔上并且还位于所述交替堆叠件下，其中，所述层间介电层独立于所述贯通孔。
7.根据权利要求1所述的集成电路芯片，其中，所述贯通孔是导电的。
8.根据权利要求1所述的集成电路芯片，其中，所述贯通孔的顶部布局是线形的并且在所述集成电路芯片的外围处位于所述集成电路芯片的单侧。
9.一种集成电路芯片，包括：
衬底；
半导体层，位于所述衬底上；
半导体器件，位于所述半导体层上；
互连结构，位于所述半导体器件上；
接触件，从所述互连结构延伸至所述半导体器件；以及
贯通孔，延伸穿过所述半导体层至所述衬底，并且具有与所述接触件的顶面大约平齐或相对于所述接触件的顶面凹陷的顶面。
10.一种用于形成集成电路芯片的方法，所述方法包括：
在衬底上方沉积半导体层；
在所述半导体层上形成半导体器件；
在所述半导体器件上方形成前段制程层；
图案化所述前段制程层和所述半导体层以在所述集成电路芯片的外围处形成延伸穿过所述前段制程层和所述半导体层至所述衬底的沟槽；
用电介质和/或导电材料填充所述沟槽以形成贯通孔；以及
在所述贯通孔和所述前段制程层上方形成金属间介电层，同时在所述金属间介电层中形成引线和通孔的交替堆叠件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011633256.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
