[发明专利]一种多载波调制装置及其调制方法

权利要求书

1.一种多载波调制装置，其特征是：自载波输入至输出方向依次包括扰码器、比特映射器、载波映射器、多载波调制器、限幅器、合成载波调制器，其中

所述扰码器用于对输入的数据进行扰码，破坏相邻数据之间的相关性；所述比特映射器用于根据所选择的调制方式，对扰码后的序列进行截取并映射到星座图上的调制符号；所述载波映射器用于根据所设定的有用子载波序号，将映射后的调制符号映射到指定的子载波上；所述多载波调制器用于把经过子载波映射后的数据调制到其相对应的子载波上；所述限幅器用于对多载波调制信号的峰值进行限制，以减小输出信号的峰均比；所述合成载波调制器用于将经过多载波调制的信号调制到中频载波上；

所述多载波调制器包括运算放大器、A/D转换模块、存储器、处理器、时钟模块、晶振模块、FPGA芯片、D/A转换模块、低通滤波器，所述时钟模块的输入端分别与处理器和晶振模块连接，时钟模块的输出端分别与FPGA芯片和D/A转换电路连接；多载波信号依次通过运算放大器和A/D转换模块输入FPGA芯片，FPGA的输出端通过D/A转换电路与低通滤波电路连接，并由低通滤波电路进行信号输出。

2.根据权利要求1所述的多载波调制装置，其特征是：所述的FPGA芯片与处理器和存储器连接。

3.根据权利要求2所述的多载波调制装置，其特征是：所述运算放大器采用AD823AR芯片，所述AD转换模块采用AD7476芯片，所述FPGA芯片型号为XC7K160T-2FFG676I，所述处理器型号为C8051F340，所述存储器型号为AT24C256，所述时钟模块采用AD9516芯片，所述晶振模块采用TDGAAN-40.00MH芯片，所述D/A转换模块采用AD9736z芯片。

4.一种多载波调制方法，其特征是：所述方法应用权利要求1至3任一所述的多载波调制装置，具体包括以下步骤，

S1扰码：对输入的数据进行扰码，破坏相邻数据之间的相关性；

S2映射：特映射器用于根据所选择的调制方式，对扰码后的序列进行截取并映射到星座图上的调制符号；设定的有用子载波序号，将映射后的调制符号映射到指定的子载波上；

S3调制：把经过子载波映射后的数据调制到其相对应的子载波上合成；将合成信号经D/A转换和低通滤波后输出给限幅器进行峰值限制，减小输出信号的峰均比；

S4输出：把经峰值限制的合成信号经D/A转换和低通滤波后输出给中频调制器输出。

5.根据权利要求4所述的多载波调制方法，其特征是：步骤S3所述调制包括以下步骤：

S3-1时钟发生：处理器由晶振模块和时钟模块产生高速时钟信号，输出给FPGA芯片和D/A转换模块；

S3-2载波发生：由FPGA芯片内部DCM将时钟信号提供给DDS，产生多个载波信号，输出给调制模块；调制信号通过运算放大器和A/D转换模块后，输出FPGA芯片；

S3-3载波调制：调制模块根据外部SPI命令的控制，对载波信号和输入的调制信号进行调制，得到调制后的载波信号；

S3-4多载波合成：FPGA芯片内部的数字合成模块在外部SPI命令的控制下，选择预设数量的调制后的载波信号进行合成，合成得到的信号；

S3-5多载波输出：合成信号经D/A转换和低通滤波后输出给下游限幅器。