[发明专利]存储单元及存储器

权利要求书

1.一种存储单元，其特征在于，包括比特单元、全耗尽绝缘体上硅及背压引线；

所述比特单元包括：

第一晶体管，具有第一电连接端、第二电连接端及第三电连接端；所述第一晶体管的第一电连接端与所述比特单元的字线连接，所述第一晶体管的第二电连接端与所述比特单元的反位线连接；

第二晶体管，具有第一电连接端、第二电连接端及第三电连接端；所述第二晶体管的第一电连接端与所述比特单元的字线连接，所述第二晶体管的第二电连接端与所述比特单元的位线连接；

第一反相器，具有输入端和输出端；所述第一反相器的输入端与所述第一晶体管的第三电连接端连接；

第二反相器，具有输入端和输出端；所述第二反相器的输入端与所述第二晶体管的第三电连接端连接且与所述第一反相器的输出端连接；所述第二反相器的输出端与所述第一反相器的输入端连接；

其中，所述第一晶体管和所述第二晶体管均形成于所述全耗尽绝缘体上硅上，所述背压引线从所述全耗尽绝缘体上硅的内部引出并延伸至所述全耗尽绝缘体上硅的外部，所述背压引线包括与所述第一晶体管对应的第一背压引线和/或与所述第二晶体管对应的第二背压引线，所述第一背压引线用于向所述第一晶体管施加第一预设背压，所述第二背压引线用于向所述第二晶体管施加第二预设背压。

2.根据权利要求1所述的存储单元，其特征在于，所述第一反相器包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管均具有第一电连接端、第二电连接端及第三电连接端；所述第三晶体管的第一电连接端和所述第四晶体管的第一电连接端连接并作为所述第一反相器的输入端，所述第三晶体管的第二电连接端与电源连接，所述第四晶体管的第二电连接端接地，所述第三晶体管的第三电连接端和所述第四晶体管的第三电连接端连接并作为所述第一反相器的输出端；

所述第二反相器包括第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管均具有第一电连接端、第二电连接端及第三电连接端；所述第五晶体管的第一电连接端和所述第六晶体管的第一电连接端连接并作为所述第二反相器的输入端，所述第五晶体管的第二电连接端与电源连接，所述第六晶体管的第二电连接端接地，所述第五晶体管的第三电连接端和所述第六晶体管的第三电连接端连接并作为所述第一反相器的输出端；

其中，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管均形成于所述全耗尽绝缘体上硅上，所述背压引线还包括与所述第三晶体管对应的第三背压引线、与所述第四晶体管对应的第四背压引线、与所述第五晶体管对应的第五背压引线、与所述第六晶体管对应的第六背压引线中的至少一个，所述第三背压引线用于向所述第三晶体管施加第三预设背压，所述第四背压引线用于向所述第四晶体管施加第四预设背压，所述第五背压引线用于向所述第五晶体管施加第五预设背压，所述第六背压引线用于向所述第六晶体管施加第六预设背压。

3.根据权利要求2所述的存储单元，其特征在于，所述第一晶体管、所述第二晶体管、所述第四晶体管及所述第六晶体管均为NMOS管，所述第三晶体管和所述第五晶体管均为PMOS管。

4.根据权利要求3所述的存储单元，其特征在于，所述第一预设背压、所述第二预设背压、所述第三预设背压、所述第四预设背压、所述第五预设背压以及所述第六预设背压均为正向背压。

5.根据权利要求4所述的存储单元，其特征在于，所述第三预设背压以及所述第五预设背压相等，且所述第一预设背压、所述第二预设背压、所述第四预设背压及所述第六预设背压相等。

6.根据权利要求5所述的存储单元，其特征在于，所述第一预设背压、所述第二预设背压、所述第三预设背压、所述第四预设背压、所述第五预设背压以及所述第六预设背压均在负值的存储单元的电源电压至所述存储单元的电源电压的两倍范围内。