[发明专利]一种氮化镓金属氧化物半导体晶体管及其制备方法

说明书

一种氮化镓金属氧化物半导体晶体管及其制备方法。涉及氮化镓功率半导体器件。提供了一种采用环状漂移区结构，增大器件结构中漂移区的长度以提高器件的阻断电压，同时使器件的栅极电极、源极电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于器件的平面集成的一种氮化镓金属氧化物半导体晶体管。本发明具有增大器件结构中漂移区的长度以提高器件的阻断电压，同时使器件的栅极电极、源极电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于器件的平面集成等特点。

技术领域

本发明涉及氮化镓功率半导体器件，尤其是一种高阻断电压的氮化镓MOSFET结构，属于电力电子器件技术领域。

背景技术

氮化镓材料具有高的击穿电场、高的饱和速度、好的散热性能，相比于硅基场效应晶体管，氮化镓场效应晶体管具有高耐压，低导通电阻，寄生参数小等优异特性，当应用于开关电源领域中，具有损耗小，工作频率高，可靠性高等优点，可以大大提升开关电源的效率，功率密度和可靠性等性能。

现行技术中的氮化镓MOSFET主要包括基于GaN体材料的垂直型MOSFET和基于二维电子气(2DEG) 的AlGaN/GaN 等异质结的横向型HMET。

现行技术中的横向型氮化镓HEMT一般通过加大极间间距以增大漂移区长度获得较大的阻断电压，但因此会增大器件的芯片面积，且制作在异质衬底上的氮化镓外延层的缺陷密度较大以及难以获得较大厚度的外延层，影响器件阻断电压、导通电阻等性能的提高。

垂直型氮化镓MOSFET制作在同质外延的氮化镓半导体层上，结构包括自下而上依次相接的源极电极和栅极电极、衬底、器件结构层、漏极电极。现行技术中的垂直型氮化镓MOSFET一般通过增加漂移区厚度提高阻断电压，实现高功率密度。但氮化镓外延半导体层的缺陷密度与外延层的厚度成正比，较大厚度的氮化镓半导体外延层中的缺陷密度较大，影响器件关键的阻断电压和反向漏电流性能指标的提高，而现行氮化镓外延技术在性能、成本和尺寸上的不足限制了基于自支撑氮化镓衬底的氮化镓MOSFET器件的制备与应用。

并且，垂直型氮化镓MOSFET总体上为一种体结构MOSFET，输入输出电极分别位于结构的顶部和底部，构成一种垂直的载流子漂移或电流通道，而准垂直型的氮化镓MOSFET通过台面结构暴露位于底部的漂移层，引出输出电极，均为非共面的输入输出电极结构，不便于器件的平面集成以及在功率集成电路中的应用。

发明内容

本发明针对以上问题，提供了一种采用环状漂移区结构，增大器件结构中漂移区的长度以提高器件的阻断电压，同时使器件的栅极电极、源极 电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于器件的平面集成的一种氮化镓金属氧化物半导体晶体管。

本发明的技术方案是：一种氮化镓金属氧化物半导体晶体管的制备方法，包括以下步骤：

1）准备基板；

2）在基板上淀积0.5μm厚的AlN过渡层；

3）在所述过渡层上淀积8μm厚的N^―-GaN漂移层，Si掺杂浓度为1×10¹⁶ cm^-3；

4）采用MOCVD方法在所述漂移层上淀积0.5μm厚的N⁺-GaN欧姆接触层，Si掺杂浓度为6×10¹⁹ cm^-3；，

5）采用深反应离子干法刻蚀法刻蚀漂移通道欧姆接触层和漂移层，形成漂移通道内隔离层沟槽和漂移通道外隔离层沟槽；

6）采用等离子体增强化学气相沉积方法淀积二氧化硅或者氮化硅填充漂移通道内隔离层沟槽和漂移通道外隔离层沟槽，形成漂移通道内隔离层和漂移通道外隔离层；