[发明专利]一种大电压裕度范围的匹配电路偏置方法

权利要求书

1.一种大电压裕度范围的匹配电路偏置方法，其特征在于：包括主电路和偏置产生电路，主电路包括晶体管M₁和M₂，电源V_dd依次通过电阻R、晶体管M₂和M₁接地；偏置产生电路包括晶体管M₃～M₆，电源V_dd依次通过电流镜I₀、晶体管M₄和M₃接地，电源V_dd依次通过电流镜I₂、晶体管M₆和M₅接地，晶体管M₁的栅极偏置电压V_g1由晶体管M₃栅极与M₄漏极连接后确定，晶体管M₂的栅极偏置电压V_g2由偏置电路中的晶体管M₅和M₆经串联后确定；在偏置电路中设有电压裕度提升电路，电压裕度提升电路包括电阻R_s和电流源I_s，在晶体管M4的漏极与晶体管M₃的栅极之间串联电阻R_s，在电阻R_s的上下方向各串联电流源I_s，在晶体管M₅和M₆之间插入晶体管M_x，将V_g2提升I_sR_s。

2.根据权利要求1所述的大电压裕度范围的匹配电路偏置方法，其特征在于：电流I₀、I₂和I_s通过电流产生电路产生，电流产生电路包括PMOS管M_p1～M_p10、NMOS管M_n1～M_n4、输入基准电流I_in、电阻R_p和电阻R_n；电源V_dd分别连接PMOS管M_p1、M_p3、M_p5、M_p7、M_p9的源极，PMOS管M_p1和M_p2串联，PMOS管M_p3和M_p4串联，PMOS管M_p5和M_p6串联，PMOS管M_p7和M_p8串联，PMOS管M_p9和M_p10串联，PMOS管M_p1的漏极依次通过PMOS管M_p2、电阻R_p和输入基准电流I_in接地，PMOS管M_p1、M_p3、M_p5、M_p7、M_p9的栅极互相连接并连接到电阻R_p的一端，PMOS管M_p2、M_p4、M_p6、M_p8、M_p10的栅极互相连接并连接到电阻R_p的另一端；NMOS管M_n2和M_n1串联后接地，NMOS管M_n4和M_n3串联后接地，PMOS管M_p10的漏极通过电阻R_n连接NMOS管M_n2的漏极，电阻R_n靠近PMOS管M_p10的一端分别与NMOS管M_n2和M_n4的栅极相连，R_n的另一端分别与NMOS管M_n1和M_n3的栅极相连；PMOS管M_p4的漏极输出电流I₂，PMOS管M_p6的漏极输出电流I₀，PMOS管M_p8的漏极输出电流I_s并从电源端流入电阻R_s，NMOS管M_n4的漏极输出电流I_s并从电阻R_s流出至地。