[发明专利]一种忆阻器芯片及其操作方法

说明书

本申请实施例提供一种忆阻器芯片，该芯片包括控制电路、忆阻器阵列和处理电路；在进行矩阵乘法计算时控制电路首先将忆阻器阵列中2F行N列的忆阻器设置为不同阻态，用于表示F行N列的矩阵，其中，2F行N列的忆阻器中每列的两个忆阻器表示矩阵中的一个值；然后将N行1列的向量中的N个数值转换为对应的N个电压，将向量中第1至N行数值对应的电压分别施加到第1至N列的忆阻器上，处理电路通过对2F行忆阻器的输出进行处理，得到F行N列的矩阵与N行1列的向量的乘法运算的结果。通过上述忆阻器芯片，能够将矩阵向量乘法运算卸载到忆阻器阵列，实现存内计算，提升计算速度，降低能耗。

技术领域

本申请涉及集成电路领域，尤其涉及一种忆阻器芯片及其操作方法。

背景技术

当前计算设备通过中央处理器(central processing unit，CPU)等基于互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)制造的器件进行矩阵乘法计算时的复杂度较高，CPU和存储器之间需要频繁的进行数据交互，占用存储器输入输出(input output，IO)资源，会带来较高的延迟，导致计算效率低下，无法满足海量数据计算场景的需求。同时，大量的计算会占用CPU的算力，影响计算设备的整体性能。

发明内容

本申请实施例公开了一种忆阻器芯片及其操作方法，能够基于忆阻器阵列实现矩阵向量乘法运算，实现存内计算，减少数据从存储器搬运到CPU的次数，提升计算速度，降低能耗。

第一方面，本申请实施例提供了一种忆阻器芯片，该忆阻器芯片包括控制电路、忆阻器阵列以及处理电路，其中，

控制电路，用于：将忆阻器阵列中2F行N列的忆阻器设置为不同阻态，其中，2F行N列的忆阻器用于表示F行N列的矩阵，每列的两个忆阻器表示矩阵中的一个值；

将N行1列的向量中的N个数值转换为对应的N个电压，将向量中第1到第k行数值对应的电压分别施加到第1到第k列的忆阻器上，以使乘法器件基于2F行的忆阻器中的电流确定F行N列的矩阵与N行1列的向量的乘法运算的结果，其中，N个电压均小于使忆阻器阻值改变的电压，k为小于或等于N；

处理电路，用于对通过上述2F行忆阻器的输出进行处理，得到F行N列的矩阵与N行1列的向量的乘法运算的结果。

通过控制电路将忆阻器阵列中忆阻器设置为不同的阻态用于表示矩阵中不同的值，然后将向量中的每个值转换为对应的电压，进而完成矩阵向量乘法，将矩阵向量乘法计算卸载到忆阻器阵列，实现存内计算，能够减少数据在存储器与CPU之间的搬运，降低矩阵向量乘法的复杂度，提升计算速度，降低能耗。

在一种可能的实现方式中，处理电路用于侦测忆阻器阵列中每两行忆阻器的输出电流，并将每两行忆阻器的输出电流作为所述F行N列的矩阵与所述N行1列的向量相乘后的结果。

控制电路将忆阻器阵列中每个忆阻器根据矩阵中的数值设置为对应的阻态，然后将向量中的值转换为对应的电压施到忆阻器阵列，从而能够在连接每行忆阻器的连线上产生不同的电流，处理电路通过对忆阻器阵列输出的电流进行处理，能够得到矩阵与向量相乘的结果。

在一种可能的实现方式中，处理电路包括F个减法器及F个比较器，上述忆阻器阵列中的每两行忆阻器连接一个减法器，每个减法器的输出端连接一个比较器，F个比较器的输出形成二进制哈希码，即为上述F行N列的矩阵与N行1列的向量的乘法运算经过降维之后的结果，其中，每两行忆阻器中的一行连接减法器的正向输入端，另一行连接同一个减法器的反向输入端。

在通过忆阻器阵列进行矩阵乘法运算时，连接同一个减法器的两行忆阻器的连线上能够产生不同的电流，减法器将两个输入端的输入电流相减，得到输出电压，比较器根据每个减法器的输出电压确定矩阵向量乘法运算的结果。