[发明专利]用于电力芯片的非易失性存储读取加速方法

权利要求书

1.用于电力芯片的非易失性存储读取加速方法，其特征在于，通过行长自适应缓存加速处理器从Flash读取指令和跨步预取加速处理器从Flash读取数据，其中，

所述通过行长自适应缓存加速处理器从Flash读取指令包括：对处理器发起的取指请求，根据缓存命中和缺失判断，进行缓存行填充并重构缓存行长，向Flash发起读取指令请求；

所述通过跨步预取加速处理器从Flash读取数据包括：对处理器发起的取数请求，根据缓冲寄存器命中和缺失的判断和跨步预取使能位的有效情况，向Flash发起读取数据请求；

所述根据跨步预取使能位的有效情况具体为：

控制跨步预取的使能位，使能位有效的情况下，两个缓冲寄存器中的一个缓冲寄存器A用于存放处理器上一次发起取数请求时从Flash读回的数据，另一个缓冲寄存器B用于存放控制器发起跨步预取读请求时从Flash读回的数据；使能位无效的情况下，缓冲寄存器A和B均用于存放处理器之前发起取数请求时从Flash读回的数据；

在跨步预取使能的情况下，当控制器检测到处理器之前发起的取数请求的读地址按固定步幅变化时，若控制器空闲，则控制器发起跨步预取读请求，提前从Flash读回预测的数据存入缓冲寄存器B，处理器之后发起该数据的读请求时，直接从缓冲寄存器B中返回数据；

在跨步预取未使能的情况下，增加一个用于存放处理器之前发起取数请求时从Flash读回的数据的缓冲寄存器，当处理器再次请求缓冲寄存器A或B中的数据时，直接从相应的缓冲寄存器返回数据。

2.如权利要求1所述的用于电力芯片的非易失性存储读取加速方法，其特征在于，所述缓存命中和缺失判断，具体为：有总线读地址haddr[m:0]，包括低位中的组地址位haddr[log₂l+s-1:log₂l]、高位中的标签haddr[m:log₂ l+s]、低位中的偏移地址haddr[log₂ l-1:0]；以总线读地址haddr[m:0]低位中的组地址位haddr[log₂ l+s-1:log₂ l]为索引，寻址缓存中对应组，将该组中所有路的地址标签与总线读地址高位中的标签haddr[m:log₂ l+s]进行比较，若某路地址匹配且该路有效，则缓存命中；否则，缓存缺失。

3.如权利要求2所述的用于电力芯片的非易失性存储读取加速方法，其特征在于，当缓存命中时，以总线读地址低位中的偏移地址haddr[log₂ l-1:0]为索引，将缓存行中对应字返回，并统计缓存行利用率信息；

当缓存缺失时，进行邻接行信息的检测，按照最近最少使用的策略替换，回填缓存地址标签，同时将总线读地址进行译码，按照关键字优先的策略向Flash发起读取请求，等待缺失字返回时将数据返回总线，并进行缓存行填充，再依次填充缓存行中的其他字。

4.如权利要求3所述的用于电力芯片的非易失性存储读取加速方法，其特征在于，所述缓存行填充时，根据所述缓存行利用率信息和邻接行信息，重构缓存行长，具体为：若上一次缺失时读取回来的缓存行的利用率低于50％，则接下来缓存行长缩小为之前缓存行长的一半，此次数据存储器填充过程中从Flash读回小行长对应数量的数据进行填充；若检测到邻接行，则接下来缓存行长增大为之前缓存行长的二倍，此次填充过程中从Flash读回大行长对应数量的数据进行填充；否则，缓存行长保持不变，此次填充过程中从Flash读回当前行长对应数量的数据进行填充。

5.如权利要求4所述的用于电力芯片的非易失性存储读取加速方法，其特征在于，所述缓存行长重构具体为：取缓存数据存储器的物理行长大小为最小缓存行长l，缓存行长增大时，将2的倍数个物理行拼接构成一个长缓存行；所述缓存包含的组数目s由缓存容量c，关联度w，最小缓存行长l计算得到：s＝c/w/l；所述缓存数据存储器每填充一个最小缓存行长数量的数据，缓存标签存储器对应的回填一个最小地址标签。