[实用新型]一种数据流写入的异步交替收发设备

权利要求书

1.一种数据流写入的异步交替收发设备，其特征在于：包括第一缓存器、计数器、判决器、状态选择器、第一先进先出存储器、第二先进先出存储器、第二缓存器以及第一与门(1D)、第一或门(1C)、第一非门(1A)和第二非门(1B)；

所述第一缓存器输入端连接外部数据输出端，所述第一缓存器输出端连接至所述第一先进先出存储器和所述第二先进先出存储器的数据输入端；所述第一缓存器读时钟端连接至所述计数器计数输入端；

所述计数器计数结果输出端连接至所述判决器判决的一个输入端，所述判决器的另一输入端连接外部阈值Y的输入，所述判决器判决结果输出端连接至状态选择器输入端，作为状态选择器的判决结果输入；

所述状态选择器的写使能输出端连接至所述第一先进先出存储器的写使能输入端，同时，所述状态选择器的写使能输出端通过第一非门(1A)连接至所述第二先进先出存储器的写使能输入端；

所述状态选择器的读使能输出端连接至所述第一先进先出存储器的读使能输入端，同时，所述状态选择器的读使能输出端通过第二非门(1B)连接至所述第二先进先出存储器的读使能输入端；

所述第一先进先出存储器和所述第二先进先出存储器的空信号输出端分别连接至所述第一或门(1C)的两个输入端，所述第一或门(1C)输出端与所述判决器判决结果输出端分别连接至所述第一与门(1D)的两个输入端，所述第一与门(1D)输出端连接至所述计数器清零端。

2.根据权利要求1所述的数据流写入的异步交替收发设备，其特征在于，所述第一先进先出存储器和所述第二先进先出存储器的数据输出端均连接至所述第二缓存器的数据输入端，所述第二缓存器的数据输出端连接至外部数据发送电路；

所述第一先进先出存储器和所述第二先进先出存储器的空信号输出端连接至状态选择器的输入端，分别作为状态选择器的第一空标志输入和第二空标志输入。

3.根据权利要求1所述的数据流写入的异步交替收发设备，其特征在于，所述第一先进先出存储器和第二先进先出存储器中设置存储容量的阈值Y，将读写在第一先进先出存储器和第二先进先出存储器中交替的条件设定为：当前正作为数据写入的先进先出存储器存储数据量达到阈值Y，且正在作为读出数据的先进先出存储器的数据被全部读出发送。

4.根据权利要求1所述的数据流写入的异步交替收发设备，其特征在于，阈值Y由外部电路输入，指定阈值Y＜第一存储空间的存储容量且指定阈值Y＜第二存储空间的存储容量。

5.根据权利要求1所述的数据流写入的异步交替收发设备，其特征在于，第一先进先出存储器的写使能第一信号经过第一非门(1A)后作为第二先进先出存储器的写使能第二信号，写使能第一信号与写使能第二信号在同一时刻其一有效，另一无效；第一先进先出存储器的读使能第一信号经过第二非门(1B)后作为第二先进先出存储器的读使能第二信号，读使能第一信号与读使能第二信号在同一时刻其一有效，另一无效。

6.根据权利要求1所述的数据流写入的异步交替收发设备，其特征在于，状态选择器为数据选择器，或者为用门及逻辑电路。

7.根据权利要求6所述的数据流写入的异步交替收发设备，其特征在于，所述的用门及逻辑电路包括第三非门(A)、第四非门(B)、第五非门(C)、一个异或门(D)、第二与门(E)、第三与门(F)、第四与门(G)、第二或门(H)、第三或门(I)以及一个SR锁存器；

所述判决器输出信号端连接至异或门(D)的第一输入脚，第二空标志信号连接至异或门(D)第二输入脚，异或门(D)输出信号XOR；

所述第一空标志信号经过第四非门(B)后连接至第二与门(E)的第一输入脚，第二空标志信号经过第五非门(C)后连接至第二与门(E)的第二输入脚，第二与门(E)输出信号AND1；

异或门输出信号XOR连接至第二或门(H)的第一输入脚，第二与门(E)输出信号AND1连接至第二或门(H)的第二输入脚，第二或门(H)输出信号OR1；

第二或门(H)输出信号OR1连接至SR锁存器的输入脚S_D；判决器输出信号连接至第三与门(F)的第一输入脚，第一空标志信号经过第四非门(B)后连接至第三与门(F)的第二输入脚，第三与门(F)输出信号AND2；

判决器输出信号经过第三非门(A)后连接至第四与门(G)的第一输入脚，第二空标志信号经过第五非门(C)后连接至第四与门(G)的第二输入脚，第四与门(G)输出信号AND3；

第三与门(F)输出信号AND2连接至第三或门(I)的第一输入脚，第四与门(G)输出信号AND3连接至第三或门(I)第二输入脚，第三或门(I)输出信号OR2；

第三或门(I)输出信号OR2连接至SR锁存器的输入脚R_D；

SR锁存器输出脚Q连接至第一先进先出存储器写使能端，SR锁存器输出信号Q’连接至第一先进先出存储器读使能端。