[实用新型]一种阵列基板和显示面板

说明书

本申请公开了一种阵列基板和显示面板，该阵列基板包括衬底、多个像素单元和高电位电源电压线，其中，每个像素单元包括至少一薄膜晶体管组，每个薄膜晶体管组包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管的有源层分别包括沟道区域、源区域和漏区域，第一薄膜晶体管的漏区域与第二薄膜晶体管的源区域连接在一起，从而使第一薄膜晶体管和第二薄膜晶体管连接在一起，且第一薄膜晶体管的漏区域和第二薄膜晶体管的源区域构成薄膜晶体管组的双栅节点；双栅节点在衬底上的正投影至少部分位于高电位电源电压线在衬底上的正投影中。通过上述方式，本申请能够提高双栅节点电位的稳定性。

技术领域

本申请涉及显示技术领域，特别是涉及阵列基板和显示面板。

背景技术

现有的显示设备一般是利用薄膜晶体管(Thin Film Transistor，TFT)阵列基板作为驱动基板，TFT阵列基板的性能很大程度上影响了显示设备的显示品质。随着显示技术的不断发展，低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管因能够在低温下制作，拥有较高的电子迁移率，可有效减小薄膜晶体管器件的面积，并且在增进显示器亮度的同时还可以降低整体的功耗等优点逐渐被关注。但是LTPS器件的漏电流较高，而漏电流的增加会造成良率低下等的问题。因此，需要对LTPS器件的漏电流进行改善，以消除亮点，提升产品良率。

实用新型内容

本申请主要解决的技术问题是提供一种阵列基板和显示面板，能够提高双栅节点电位的稳定性。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，该阵列基板包括衬底、多个像素单元和高电位电源电压线，其中，每个像素单元包括至少一薄膜晶体管组，每个薄膜晶体管组包括第一薄膜晶体管和第二薄膜晶体管，其中，第一薄膜晶体管和第二薄膜晶体管的有源层分别包括沟道区域、源区域和漏区域，第一薄膜晶体管的漏区域与第二薄膜晶体管的源区域连接在一起，从而使第一薄膜晶体管和第二薄膜晶体管连接在一起，且第一薄膜晶体管的漏区域和第二薄膜晶体管的源区域构成薄膜晶体管组的双栅节点；双栅节点在衬底上的正投影至少部分位于高电位电源电压线在衬底上的正投影中。

其中，阵列基板还包括多条扫描线，每个像素单元中的至少一薄膜晶体管组分别与至少一条对应的扫描线电连接；对应的扫描线包括第一栅极部分和第二栅极部分，其中，第一栅极部分在衬底上的正投影至少部分位于第一薄膜晶体管的沟道区域在衬底上的正投影中，以使第一栅极部分作为第一薄膜晶体管的栅极；第二栅极部分在衬底上的正投影至少部分位于第二薄膜晶体管的沟道区域在衬底上的正投影中，以使第二栅极部分作为第二薄膜晶体管的栅极，从而使第一薄膜晶体管和第二薄膜晶体管的栅极连接在同一条扫描线上。

其中，每个像素单元包括第一薄膜晶体管组，第一薄膜晶体管组的有源层进一步直接连接参考电压线和像素单元的驱动薄膜晶体管的栅极，从而利用第一薄膜晶体管组的开或关控制参考电压初始化像素电路的栅极。

其中，阵列基板的有源层进一步直接与上一行像素单元的发光器件的阳极电连接，阵列基板的有源层与上一行像素单元的发光器件的阳极的连接点位于第一薄膜晶体管组的左侧；或阵列基板的有源层与上一行像素单元的发光器件的阳极的连接点位于第一薄膜晶体管组的右侧。

其中，第一薄膜晶体管组的有源层与参考电压线的连接点位于第一薄膜晶体管组的左侧；或第一薄膜晶体管组的有源层与参考电压线的连接点位于第一薄膜晶体管组的右侧。

其中，阵列基板包括层叠设置在有源层上的第一金属层、第二金属层和第三金属层，高电位电源电压线位于第三金属层中，阵列基板还包括：参考电压连接线，位于第三金属层中，并通过第一过孔与参考电压线电连接，通过第二过孔与第一薄膜晶体管组的有源层电连接；多条数据线，位于第三金属层中，每个像素单元与至少一条对应的数据线电连接；参考电压连接线邻近数据线设置，且参考电压连接线到数据线的距离不小于阈值，阈值为参考电压连接线与数据线不发生短路的最小距离。