[实用新型]一种新型省线式编码器电路

说明书

本实用新型公开一种新型省线式编码器电路，包括编码器电路、电源电路和主控芯片U3，编码器电路包括磁编码芯片U1、数据选择器U2、可调电阻R1和电容C1，磁编码芯片U1的U端、V端、W端、A端、B端和Z端分别与数据选择器U2的3A端、2A端、1A端、1B端、2B端和3B端一一对应连接，可调电阻R1与电容C1并联后与数据选择器U2的端连接，磁编码芯片U1的HVPP端、VDD端和可调电阻R1分别与5V电源连接。本实用新型采用数据选择器代替CPLD对伺服电机的运行控制，省去了CPLD高昂的成本，去掉了CPLD复杂的编程工作，比原有的产品拥有更好的经济性和实用性。

技术领域

本实用新型涉及电子技术领域，具体涉及一种新型省线式编码器电路。

背景技术

伺服电机的控制电路在工作时需要取得伺服电机的UVW和ABZ信号，这个过程关系到能否对伺服电机进行高精度的运行控制，是伺服电机控制的最为重要的技术之一。现有的技术在取得伺服电机的UVW和ABZ信号时采用的是编码器芯片和CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)以及一些外围的阻容器件，其中编码器芯片是用来测量转速或位置的检测元件装置，编码器输出两组相位差90度的脉冲，通过这两组脉冲不仅可以测量转速，还可以判断旋转的方向，而CPLD主要是由可编程逻辑宏单元围绕中心的可编程互连矩阵单元组成，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，将代码传送到目标芯片中，实现设计的数字系统。现有技术中的编码器电路多是采用CPLD与编码器芯片进行SPI通信获取伺服电机的UVW和ABZ信号，它的劣势较为明显，CPLD不仅需要具有熟练掌握硬件描述语言的工程技术人员编写专门的HDL(Hardware Description Language，硬件描述语言)程序才能实现通信，并且CPLD本身的价格较高，提高了设备成本。

实用新型内容

本实用新型的目的在于提供一种新型省线式编码器电路，采用数据选择器代替CPLD，节省成本，提高产品的经济性和实用性。

为达此目的，本实用新型采用以下技术方案：

提供一种新型省线式编码器电路，包括编码器电路、电源电路和主控芯片U3，所述电源电路与所述主控芯片U3连接，所述编码器电路包括磁编码芯片U1、数据选择器U2、可调电阻R1和电容C1，所述磁编码芯片U1的U端、V端、W端、A端、B端和Z端分别与所述数据选择器U2的3A端、2A端、1A端、1B端、2B端和3B端一一对应连接，所述可调电阻R1与所述电容C1并联后与所述数据选择器U2的端连接，所述数据选择器U2的1Y端、2Y端和3Y端分别与所述主控芯片U3的PA8端、PA9端和PA10端一一对应连接，所述磁编码芯片U1的HVPP端、VDD端和所述可调电阻R1分别与5V电源连接，所述磁编码芯片U1的VSS端分别与所述电容C1和所述数据选择器U2的G端并联接地。

作为新型省线式编码器电路的一种优选方案，所述电源电路包括稳压芯片U4、电阻R2、电容C2、电容C3、电容C4、电容C5和电容C6，所述电容C2与所述稳压芯片U4的输入端并联后与5V电源连接，所述稳压芯片U4的输出端分别与所述电容C3、所述电容C4和所述电容C5并联后与所述电阻R2连接，所述电阻R2与所述电容C6并联后与所述主控芯片U3的VDD_2端连接，为所述主控芯片U3提供3.3V电压，所述电容C2、所述稳压芯片U4的GND端、所述电容C3、所述电容C4、所述电容C5和所述电容C6并联接地。

作为新型省线式编码器电路的一种优选方案，所述磁编码芯片U1为MT6825。

作为新型省线式编码器电路的一种优选方案，所述数据选择器U2为74ALS157。

作为新型省线式编码器电路的一种优选方案，所述主控芯片U3为STM32F103RFT6。