[实用新型]芯片测试电路

权利要求书

1.一种芯片测试电路，其特征在于，所述芯片测试电路包括：现场可编程逻辑门阵列FPGA、判断单元以及多个信号控制单元，所述FPGA分别与所述判断单元以及所述多个信号控制单元电连接，所述判断单元与所述多个信号控制单元电连接；

所述多个信号控制单元中的每个信号控制单元均用于在所述FPGA的控制下为待测芯片供电以及从所述待测芯片获取待测电信号；

所述判断单元用于接收所述多个信号控制单元中每个信号控制单元的电路检测电信号，判断多个所述电路检测电信号是否处在正常的范围内，并将对应的判断结果发送给所述FPGA。

2.根据权利要求1所述的芯片测试电路，其特征在于：每个所述信号控制单元均包括电源转换电路、电源管理单元PMU以及多个芯片测量子电路；

所述电源转换电路分别与所述FPGA以及PMU电连接，所述PMU与所述多个芯片测量子电路中的每个芯片测量子电路电连接，所述每个芯片测量子电路的远离所述PMU的一端用于与所述待测芯片电连接。

3.根据权利要求2所述的芯片测试电路，其特征在于：每个所述信号控制单元均还包括波形比对单元，所述波形比对单元包括第一AD转换电路、第二AD转换电路以及DA转换电路；

所述第一AD转换电路的输入端与所述PMU电连接，所述第一AD转换电路的输出端与所述FPGA电连接；

所述第二AD转换电路的输入端与所述PMU电连接，所述第二AD转换电路的输出端与所述FPGA电连接；

所述DA转换电路的输入端与所述FPGA电连接，所述DA转换电路的输出端分别与所述第一AD转换电路的输入端以及第二AD转换电路的输入端电连接。

4.根据权利要求2所述的芯片测试电路，其特征在于：所述多个芯片测量子电路中的每个芯片测量子电路均包括供电次子电路；

所述供电次子电路的输入端与所述PMU电连接，所述供电次子电路的输出端与所述待测芯片电连接，所述供电次子电路用于为所述待测芯片供电。

5.根据权利要求4所述的芯片测试电路，其特征在于：所述供电次子电路包括第一MOS管、第一范围选择单元、高压运算放大器以及第一继电器开关；

所述第一MOS管、第一范围选择单元、高压运算放大器以及第一继电器开关顺次连接，且所述第一MOS管的输入端与所述PMU连接，所述第一继电器开关的远离所述高压运算放大器的一端与所述待测芯片电连接。

6.根据权利要求2所述的芯片测试电路，其特征在于：所述多个芯片测量子电路中的每个芯片测量子电路均包括信号测量次子电路；

所述信号测量次子电路的输入端与所述待测芯片电连接，所述信号测量次子电路的输出端与所述PMU电连接，所述信号测量次子电路用于从所述待测芯片获得待测电信号。

7.根据权利要求6所述的芯片测试电路，其特征在于：所述信号测量次子电路包括第二继电器开关、高精度运算放大器、第二范围选择单元以及第二MOS管；

所述第二继电器开关、高精度运算放大器、第二范围选择单元以及第二MOS管顺次连接，且所述第二继电器开关的远离所述高精度运算放大器的一端与所述待测芯片电连接，所述第二MOS管的输出端与所述PMU电连接。

8.根据权利要求1所述的芯片测试电路，其特征在于：所述判断单元包括自检电压芯片，所述自检电压芯片的输入端与所述信号控制单元的输出端口电连接，所述自检电压芯片的输出端与所述FPGA电连接；其中，所述输出端口用于连接待测芯片。

9.根据权利要求8所述的芯片测试电路，其特征在于：所述自检电压芯片为MAX1494CCJ芯片。

10.根据权利要求1所述的芯片测试电路，其特征在于：所述判断单元包括自检电流电路，所述自检电流电路包括多路控制开关，所述多路控制开关的输入端与所述FPGA电连接，所述多路控制开关的多个输出端用于与所述信号控制单元的输出端口电连接，其中，所述输出端口用于连接待测芯片。