[实用新型]基于CPLD的国产平台精确对时实现电路

说明书

本实用新型提供了一种基于CPLD的国产平台精确对时实现电路。其包括采样模块、边沿检测模块、计数模块和LPC协议接口模块，其中：采样模块，对输入的对时脉冲进行采样，采样后的脉冲分两路，一路送给国产CPU的GPIO接口，一路送给计数模块；边沿检测模块，负责对脉冲信号进行边缘检测；计数模块，将边沿检测模块得到的上升沿信号进行加1操作；LPC协议接口模块，负责解析LPC协议，并返回数据。

技术领域

本实用新型涉及一种对时电路，具体涉及一种基于CPLD的国产平台精确对时实现电路，属于电路设计技术领域。

背景技术

随着国产CPU的成熟，在一些关键领域开始了大规模的国产化替代。具体的就是采用飞腾、龙芯、申威等国产CPU，替代Intel CPU 。在雷达信号处理领域，这种趋势也很明显。雷达领域中，雷达信号需要精确对时，而国产平台其IO反应速度较国外CPU还有明显差距，对时处理有一定误差。

实用新型内容

针对雷达领域，国产计算平台对时处理有误差问题，本实用新型提供了一种基于CPLD的国产平台精确对时实现电路。

本实用新型为实现上述目的，通过以下技术方案实现：

一种基于CPLD的国产平台精确对时实现电路，包括采样模块、边沿检测模块、计数模块和LPC协议接口模块，其中：

采样模块，对输入的对时脉冲进行采样，采样后的脉冲分两路，一路送给国产CPU的GPIO接口，一路送给计数模块；

边沿检测模块，负责对脉冲信号进行边缘检测；

计数模块，将边沿检测模块得到的上升沿信号进行加1操作；

LPC协议接口模块，负责解析LPC协议，并返回数据。

所述基于CPLD的国产平台精确对时实现电路，采样模块包括与输入的脉冲数量对应的多个D触发器，D触发器的clk端连接50MHz的时钟系统时钟源, D触发器的D端连接输入相应的脉冲, D触发器的Q端连接国产CPU的GPIO接口，其中一部分D触发器连接边沿检测模块，sys_rst_n端同时连接各个D触发器的R端。

所述基于CPLD的国产平台精确对时实现电路，边沿检测模块用于检测1s钟脉冲的上升沿与1us脉冲的上升沿，采用2个D触发器和一个与门级联方式。

所述基于CPLD的国产平台精确对时实现电路，计数模块包括第一计数器和第二计数器，第一计数器和第二计数器均包括比较器、加法器和触发器，触发器的D端经MUX选择器连接比较器和加法器一端，比较器和加法器另一端与触发器的Q端连接LPC协议接口模块。

所述基于CPLD的国产平台精确对时实现电路，四种对时脉冲的频率分别为1s脉冲，100ms脉冲，1ms脉冲，和1us脉冲。

本实用新型的优点在于：包括采样模块、边沿检测模块、计数模块和LPC协议接口模块，CPU即可获得精准时间；通过CPLD实现，设计精巧，面积较小，简单实用。

附图说明

附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。

图1为本实用新型实施例1的主视结构示意图。

图2为本实用新型实施例采样模块实现电路示意图。

图3为本实用新型实施例边沿检测模块实现电路示意图。

图4为本实用新型实施例计数模块实现电路图。

具体实施方式