[实用新型]修复电路和存储器

说明书

本实用新型公开了一种修复电路和存储器，涉及半导体存储器技术领域。修复电路配置于包括正常存储区域和冗余存储区域的存储器中，冗余存储区域包括与正常存储区域紧邻的目标修复单元，修复电路用于控制目标修复单元对正常存储区域中异常存储单元进行修复，该修复电路包括：第一控制电路，用于接收行地址中由低到高目标数量位的信号，对目标数量位的信号进行处理，得到控制结果并输出；其中，目标数量与目标修复单元中字线数量相关联；修复确定模块，与第一控制电路的输出端连接，用于接收控制结果，并结合控制结果输出是否执行修复操作的修复信号。本公开可以提高存储器的冗余存储区域的利用率。

技术领域

本公开涉及半导体存储器技术领域，具体而言，涉及一种修复电路和存储器。

背景技术

对于DRAM(Dynamic Random Access Memory，动态随机存取存储器)阵列，通常存在正常(normal)存储区域以及冗余(redundancy)存储区域。在正常存储区域的存储单元不能提供正常的读写或存储功能的情况下，可以利用冗余存储区的存储单元来替换这种异常的存储单元，以确保存储器工作正常。

针对行冗余(row redundancy)的情况，由于行敲打(row hammer)的问题，冗余存储区域中距离正常存储区域最近的存储单元不能被使用，这就造成冗余存储区域资源的损失，降低了冗余存储区域的利用率。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本公开的目的在于提供一种修复电路和存储器，进而至少在一定程度上克服由于冗余存储区域距正常存储区域最近的存储单元不能被使用而影响冗余存储区域利用率的问题。

根据本公开的第一方面，提供一种修复电路，配置于包括正常存储区域和冗余存储区域的存储器中，冗余存储区域包括与正常存储区域紧邻的目标修复单元，修复电路用于控制目标修复单元对正常存储区域中异常存储单元进行修复，修复电路包括：第一控制电路，用于接收行地址中由低到高目标数量位的信号，对目标数量位的信号进行处理，得到控制结果并输出；其中，目标数量与目标修复单元中字线数量相关联；修复确定模块，与第一控制电路的输出端连接，用于接收控制结果，并结合控制结果输出是否执行修复操作的修复信号。

可选地，修复确定模块包括：比较电路，用于接收行地址中除目标数量位的信号之外其余位的信号，并接收熔丝地址，按位对其余位的信号与熔丝地址进行比较，得到多个比较结果并输出；第二控制电路，与第一控制电路的输出端和比较电路的输出端连接，用于接收控制结果和多个比较结果，对控制结果和多个比较结果进行处理，输出是否执行修复操作的修复信号。

可选地，第一控制电路包括：目标数量个非门，各非门的输入端分别接收行地址中由低到高目标数量位的信号；与非门，与非门的输入端分别与各非门的输出端连接，与非门的输出端与第二控制电路连接，用于输出控制结果。

可选地，比较电路包括：多个同或门，多个同或门的数量与行地址中除目标数量位的信号之外其余位的信号数量相同，各同或门的第一输入端接收行地址中除目标数量位的信号之外其余位的信号，各同或门的第二输入端接收对应位的熔丝地址，各同或门的输出端输出比较结果。

可选地，第二控制电路包括：与门，与门的多个第一输入端分别与各同或门的输出端连接，与门的第二输入端与与非门的输出端连接，与门的输出端输出是否执行修复操作的修复信号。

可选地，如果目标修复单元中字线数量为2ⁿ，则目标数量为n；其中，n为大于等于2的正整数。

可选地，如果目标数量位的信号均为低电平，则修复确定模块输出不执行修复操作的修复信号。