[实用新型]一种基于R7F0C004M2DFB的数据存储电路

权利要求书

1.一种基于R7F0C004M2DFB的数据存储电路，其特征在于，包括单片机U2、晶振X1、第一二极管D1、电压稳压器芯片U1、电源P1、限制震荡幅度电阻R1、第二电阻R2、第三电阻R3、第一滤波电容C1、第二滤波电容C2、第三滤波电容C3、第四滤波电容电容C4、第五滤波电容C5、第一谐振电容C6、第二谐振电容C7、三极管Q1、数据存储芯片U3；

电源P1的第一脚与第一二极管D1的正极相连，电源P1的第二脚接地；第一二极管D1的负极和电压稳压器芯片U1的输入管脚相连；第一滤波电容C1的一端连接电压稳压器芯片U1的输出管脚和第二滤波电容C2的一端；电压稳压器芯片U1的第一管脚、第一滤波电容C1的另一端和第二滤波电容C2的另一端接地；单片机U2的第18脚连接第五滤波电容C5的一端后连接3.3V电源，第五滤波电容C5的另一端接地；单片机U2的第17脚接地；单片机U2的第10脚连接第二电阻R2的一端后与第四滤波电容C4的一端相连，第二电阻R2另一端接3.3V电源，第四滤波电容C4的另一端接地；单片机U2的第11脚接限制震荡幅度电阻R1的一端，晶振X1的一端连接限制震荡幅度电阻R1的另一端和第一谐振电容C6的一端；晶振X1的另一端与第二谐振电容C7的一端连接后接单片机U2的12脚；第一谐振电容C6的另一端和第二谐振电容C7的另一端接地；单片机第72管脚接第三电阻R3的一端，第三电阻R3的另一端接三极管Q1的基极，三极管Q1的集电极接3.3V电源，三极管Q1的发射极连接第三滤波电容C3的一端后与数据储存芯片U3的第7、8脚相连，第三滤波电容C3的另一端接地；单片机U2的第73管脚接数据储存芯片U3的第5管脚，单片机U2的第74管脚接数据储存芯片U3的第6管脚，单片机U2的第75管脚接数据储存芯片U3的第1管脚，单片机U2的第76管脚接数据储存芯片U3的第2管脚，单片机U2的第77管脚接数据储存芯片U3的第3管脚，数据储存芯片U3的第4管脚接地。

2.根据权利要求1所述的一种基于R7F0C004M2DFB的数据存储电路，其特征在于，单片机采用型号为R7F0C004M2DFB芯片；电压稳压器芯片U1采用型号为S-1206B33-U3T1G；数据储存芯片U3采用型号为GD25VQ80CSIG。