[实用新型]一种基于FinFET工艺SRAM抗辐照单元

权利要求书

1.一种基于FinFET工艺SRAM抗辐照单元，包括基于FinFET工艺构成的DICE抗辐照单元，其特征在于，所述DICE抗辐照单元包括读字线RWL和写字线WL，所述读字线RWL和写字线WL连接至相应电平，以控制PMOS传输管开关，分开读写操作。

2.根据权利要求1所述的基于FinFET工艺SRAM抗辐照单元，其特征在于，所述DICE抗辐照单元还包括第一PMOS管P0至第八PMOS管P7、以及第一NMOS管N0至第六NMOS管N5；其中，

第五PMOS管P4至第八PMOS管P7的栅极连接写字线WL；

第五PMOS管P4的漏极分别连接第一PMOS管P0和第一NMOS管N0的漏极、以及第二PMOS管P1和第四NMOS管N3的栅极，第六PMOS管P5的漏极分别连接第二PMOS管P1和第二NMOS管N1的漏极、以及第三PMOS管P2和第一NMOS管N0的栅极，第七PMOS管P6的漏极分别连接第三PMOS管P2和第三NMOS管N2的漏极、以及第四PMOS管P3和第二NMOS管N1的栅极，第八PMOS管P7的漏极分别连接第四PMOS管P3和第四NMOS管N3的漏极、以及第一PMOS管P0、第三NMOS管N2和第五NMOS管N4的栅极；

第五NMOS管N4的漏极连接第六NMOS管N6的漏极，第六NMOS管N5的栅极连接读字线RWL。

3.根据权利要求2所述的基于FinFET工艺SRAM抗辐照单元，其特征在于，所述第一NMOS管N0至第四NMOS管N3、以及第六NMOS管N5的源极接地，第五NMOS管N4的源极连接读位线RBL。

4.根据权利要求2所述的基于FinFET工艺SRAM抗辐照单元，其特征在于，所述第一PMOS管P0至第四PMOS管P3的源极共同连接至电源电压端。

5.根据权利要求2或4所述的基于FinFET工艺SRAM抗辐照单元，其特征在于，所述第五PMOS管P4和第七PMOS管P6的源极共同连接第一位线BL，所述第六PMOS管P5和第八PMOS管P7的源极共同连接第二位线BLB。