[实用新型]改善假肢步态的振动反馈系统

权利要求书

1.一种改善假肢步态的振动反馈系统，包括振动控制组件、速度检测机构、振动反馈机构、供电信号线(4)和固定机构，其特征在于：

所述供电信号线(4)包括腿部检测组供电信号线(4a)、脚部检测组供电信号线(4b)和矫正组供电信号线(4c)；

所述腿部检测组供电信号线(4a)的腿部检测输出端与所述振动控制组件连接，所述腿部检测组供电信号线(4a)远离腿部检测输出端上设置有至少2组速度检测机构，每一组所述速度检测机构设置有两个速度检测机构；

所述脚部检测组供电信号线(4b)的脚部检测输出端与所述振动控制组件连接，所述脚部检测组供电信号线(4b)远离腿部检测输出端上设置有至少1个速度检测机构；

所述矫正组供电信号线(4c)的矫正输出端与所述振动控制组件连接，所述矫正组供电信号线(4c)远离矫正输出端上设置有至少4个振动反馈机构；

所述速度检测机构和振动反馈机构经所述固定机构固定；

所述振动控制组件设置有振动控制电路，该振动控制电路设置有振动控制单元、振动控制对外连接单元、振动控制电源调压单元、振动控制电源监控单元、振动控制外存储单元和振动控制晶振单元；所述振动控制晶振单元连接所述振动控制单元，所述振动控制单元连接振动控制外存储单元，所述振动控制电源调压单元的电源输入端接所述振动控制对外连接单元的输出端，所述振动控制电源调压单元的电源输出端与所述振动控制单元的电源端连接，所述振动控制电源监控单元的电源采集端与所述振动控制电源调压单元的电源输出端连接，所述振动控制电源监控单元的电源控制端与所述振动控制单元连接；

每个所述速度检测机构均设置有速度检测电路，每个振动反馈机构均设置有振动反馈电路，所述振动控制单元的信号输入端组分别与一个所述速度检测电路的信号输出端连接，所述振动控制单元的信号输出端组分别与一个所述振动反馈电路的信号接收端连接。

2.根据权利要求1所述的改善假肢步态的振动反馈系统，其特征在于，所述振动控制对外连接单元包括型号为USB-MICROB的接口连接器J1，该接口连接器J1的第零引脚接地，所述接口连接器J1的第五引脚接地，所述接口连接器J1的第一引脚作为所述振动控制对外连接单元的输出端输出电源V50，所述接口连接器J1的第二引脚、第三引脚和第四引脚作为电源输入端口连接外接电源；

所述振动控制电源调压单元包括型号为SPX1117的电压调节器芯片Q1，该电压调节器芯片Q1的第三引脚作为所述振动控制电源调压单元的电源输入端接所述接口连接器J1的第一引脚，所述电压调节器芯片Q1的第一引脚接地，所述电压调节器芯片Q1的第二引脚作为所述振动控制电源调压单元的电源输出端输出电源V33，所述电压调节器芯片Q1的第零引脚接所述电压调节器芯片Q1的第二引脚，所述电压调节器芯片Q1的第三引脚接第一极性电容C1的阳极，该第一极性电容C1的阴极接地，所述电压调节器芯片Q1的第三引脚经第二电容C2接地，所述电压调节器芯片Q1的第二引脚接第四极性电容C4的阳极，该第四极性电容C4的阴极接地，所述电压调节器芯片Q1的第二引脚分别经第三电容C3、第五电容C5、第六电容C6、第七电容C7、第八电容C8和第九电容C9接地；

所述振动控制单元包括型号为STM32F103RCT6的处理器芯片U1，该处理器芯片U1的第十三引脚接电源V33，所述处理器芯片U1的第一引脚、第十九引脚、第三十二引脚、第四十八引脚和第六十四引脚互连作为所述振动控制单元的电源端接所述电压调节器芯片Q1的第二引脚，所述处理器芯片U1的第十二引脚接地，所述处理器芯片U1的第十八引脚、第三十一引脚、第四十七引脚和第六十三引脚互连接地，所述处理器芯片U1的第二十八引脚经第二电阻R2接地，所述处理器芯片U1的第六十引脚经第一电阻R1接地；

所述处理器芯片U1的第五十七引脚作为所述处理器芯片U1的第一数据输出端，所述振动控制单元的信号输出端组至少包括所述处理器芯片U1的第一数据输出端；

所述处理器芯片U1的第四十一引脚和第四十二引脚作为所述处理器芯片U1的第一信号输入端，所述振动控制单元的信号输入端组至少包括所述处理器芯片U1的第一信号输入端；

所述振动控制电源监控单元包括型号为IMP809的监控芯片Q2，该监控芯片Q2的第一引脚接地，所述监控芯片Q2的第三引脚作为所述振动控制电源监控单元的电源采集端接所述电压调节器芯片Q1的第二引脚，所述监控芯片Q2的第二引脚接所述处理器芯片U1的第七引脚；

所述振动控制晶振单元包括第一晶振X1，该第二晶振X1的一端接所述处理器芯片U1的第五引脚，所述第一晶振X1的一端经第十电容C10接地，所述第一晶振X1的另一端接所述处理器芯片U1的第六引脚，所述第一晶振X1的另一端经第十一电容C11接地；

所述振动控制外存储单元包括型号为24C01的存储器芯片U2，该存储器芯片U2的第一引脚、第二引脚、第三引脚和第四引脚互连接地，所述存储器芯片U2的第七引脚接地，所述存储器芯片U2的第八引脚接电源V33，所述存储器芯片U2的第五引脚经第四电阻R4接电源V33，所述存储器芯片U2的第四引脚接所述处理器芯片U1的第四十五引脚，所述存储器芯片U2的第六引脚经第三电阻R3接电源V33，所述存储器芯片U2的第六引脚接所述处理器芯片U1的第四十四引脚。