[实用新型]一种低电容瞬态电压抑制器有效
| 申请号： | 202020431718.7 | 申请日： | 2020-03-30 |
| 公开（公告）号： | CN212434623U | 公开（公告）日： | 2021-01-29 |
| 发明（设计）人： | 蒋骞苑;赵德益;赵志方;吕海凤;张啸;王允;李亚文 | 申请（专利权）人： | 上海维安半导体有限公司 |
| 主分类号： | H01L27/02 | 分类号： | H01L27/02;H01L21/8222 |
| 代理公司： | 上海东亚专利商标代理有限公司 31208 | 代理人： | 董梅 |
| 地址： | 201202 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 电容 瞬态 电压 抑制器 | ||
1.一种低电容瞬态电压抑制器，采用衬底硅片，在TVS器件结构基础上，其特征在于，在衬底与外延之间增加N+埋层，并通过深N+/浅N+区引出，或者，在衬底与外延之间增加P+埋层，并通过深P+/浅P+区引出。
2.根据权利要求1所述的一种低电容瞬态电压抑制器，其特征在于，所述的衬底为N+衬底层，其中，
在N+衬底正面生长一层P-外延层和背面作为接地端的金属层；
在P-外延层上表面内有二个以N+埋层，在N+埋层上连接深N+区，深N+区之间有P+区与P-外延相连接；
在深N+区和P+区上表面有浅N+层；
浅N+层上有正面金属层，作为输入端。
3.根据权利要求1或2所述的一种低电容瞬态电压抑制器，其特征在于，所述的衬底为电阻率0.0005~0.01Ω*cm的N+衬底硅片。
4.根据权利要求2所述的一种低电容瞬态电压抑制器，其特征在于，在P-外延与N+衬底之间增加一个浓度缓冲薄层。
5.根据权利要求2所述的一种低电容瞬态电压抑制器，其特征在于，所述的P-外延层厚度为4~12μm，电阻率为20~200Ω*cm。
6.根据权利要求2所述的一种低电容瞬态电压抑制器，其特征在于，所述的N+区改为N+多晶硅深槽，采用N+衬底硅片，包括：
在N+衬底正面生长一层厚度为4~12μm、电阻率为20~200Ω*cm的P-外延和背面作为接地端的背金属层；
在P-外延上表面内有二个以上的N+埋层，在P-外延上表面依序生长有P+区层、浅N+层，与N+埋层数对应的二个以上深N+多晶硅深槽贯通浅N+层和P+区层与N+埋层的上表面连接；
在深N+多晶硅深槽和浅N+层上有正面金属层，作为输入端。
7.根据权利要求1所述的一种低电容瞬态电压抑制器，其特征在于，采用P-衬底硅片，在P-衬底背面增加N+区层，包括以下结构：
在P-衬底背面生长一层背面N+层，在背面N+层的底面有作为接地端的背金属层；
在P-衬底上表面内有二个以上的N+埋层，在N+埋层上表面连接深N+区，深N+区之间有P+外延与P-衬底相连接；
在深N+区和P+外延上表面有浅N+层；
浅N+层上有正面金属层，作为输入端。
8.根据权利要求1所述的一种低电容瞬态电压抑制器，其特征在于，采用P+衬底硅片，包括：
在P+衬底正面生长一层N-外延和背面作为接地端的背金属层；
在N-外延上表面内有二个以上P+埋层，在P+埋层上表面连接深P+区，各深P+区之间有N+区与N-外延相连接；
在深P+区和N+区上表面有浅P+层；
浅P+层上有正面金属层，作为输入端。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海维安半导体有限公司，未经上海维安半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202020431718.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
