[实用新型]51单片机18位扩展成128位接口的电路

权利要求书

1.51单片机18位扩展成128位接口的电路，其特征在于，包括8组相同的电路分别与51单片机相连，每组电路包括1个74LS273芯片、1个74LS244芯片、两个74LS32芯片；所述74LS273芯片的清零端MR引脚接电源，时钟端CLK引脚接一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机WR引脚P3.6，D0～D7引脚与51单片机的P0.1～P0.7引脚相连；74LS244芯片的两个选通端OE引脚接另一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机RD引脚P3.7，Y端8个引脚依次与51单片机P0.1～P0.7相连；两个74LS32芯片输入端剩下的两个引脚接51单片机P2口8个引脚中的一个引脚，每组电路中，74LS273芯片的Q0～Q7引脚被扩展成输出引脚，74LS244芯片的A端8个引脚被扩展成输入引脚。

2.根据权利要求1所述的电路，其特征在于，所述8组相同的电路的输入端每个引脚分别通过上拉电阻接电源VCC引脚，通过按钮接地，输出端每个引脚通过一个黄色LED灯和一个输出电阻接电源VCC引脚。

3.根据权利要求2所述的电路，其特征在于，所述上拉电阻的阻值为1kΩ。

4.根据权利要求2所述的电路，其特征在于，所述输出电阻的阻值为200Ω。

5.根据权利要求2所述的电路，其特征在于，所述74LS273芯片的时钟端CLK与D触发器的时钟端CP相连，用于当出现负跳变脉冲时可使D0～D7引脚的输入数据锁存到Q0～Q7端输出。

6.根据权利要求5所述的电路，其特征在于，所述74LS273芯片的清零端MR与D触发器的清零端CD相连，用于当出现低电平时可使输出端Q0～Q7引脚同时清0。

7.根据权利要求6所述的电路，其特征在于，所述74LS273芯片的接线关系为：D0～D7引脚与单片机的P0口相连，Q0～Q7引脚与外设输入端相连，当无需输出端清0控制时，MR引脚接电源VCC引脚。

8.根据权利要求1所述的电路，其特征在于，所述74LS244芯片为具有三态门功能扩展输入端的芯片，内部具有8个三态门电路，分为两组，每组由1个选通端1G或2G控制4只三态门；当选通信号1G或2G为低电平时，三态门导通，数据从A端流向Y端；当选通端1G或2G为高电平时，三态门截止，输入和输出之间呈现高阻态。