[实用新型]一种二总线驱动发码电路

权利要求书

1.一种二总线驱动发码电路，其特征在于，包括：

二总线发码驱动电路模块、电平信号转换电路模块和电平信号翻转电路模块；

所述二总线发码驱动电路模块连接在BUSP的输出端，通过所述电平信号转换电路模块在接收到控制信号并转换为预设电平，控制所述二总线驱动发码电路模块输出BUS+电平；

所述电平信号转换电路模块接收QDL电平和QDH电平，经过所述电平信号转换电路模块转换为低电平和高电平或高电平和低电平，连接到所述二总线驱动发码电路模块的控制端；

所述电平信号翻转电路模块接收外部的单片机发出的START电平和外部的短路检测电路发出的SHORT-CHECK电平；所述电平信号翻转电路模块的第二路输出连接到单片机SHORT电平的位置并连接电平信号翻转电路模的第一翻转模块的输入端，所述电平信号翻转电路模块的第一路输出连接到所述电平信号转换电路模块并连接第二翻转模块的输入端。

2.根据权利要求1所述的二总线驱动发码电路，其特征在于，所述的二总线发码驱动电路模块是一种大电流供电电路，所述二总线发码驱动电路模块包含：PMOS晶体管(Positivechannel-Metal-Oxide-Semiconductor，PMOS)和NMOS晶体管(Negative channel-Metal-Oxide-Semiconductor，NMOS)，所述PMOS的S极连接BUSP位置，PMOS的D极和NMOS的D极连接作为BUS+电平的输出端，NMOS的S在回路中接地，所述BUSP为外部电路提供，所述二总线驱动发码电路模块的控制端包括：所述PMOS的G极和NMOS的G极。

3.根据权利要求1所述的二总线驱动发码电路，其特征在于，所述的电平信号翻转电路模块是一种74HC00门电路芯片，其内部至少4个独立模块，包括：第1引脚输入端、第2引脚输入端及第3引脚输出端的第一翻转模块，第4引脚输入端、第5引脚输入端及第6引脚输出端的第二翻转模块；所述第一路输出包括：所述的第一翻转模块的输出端，所述第二路输出包括：所述的第二翻转模块的输出端；所述的第3引脚输出端连接所述的第5引脚输入端，所述的第6引脚输出端连接所述的第2引脚输入端。

4.根据权利要求2所述的二总线驱动发码电路，其特征在于，所述的电平信号转换电路模块包括：第一转换模块、第二转换模块和钳位电路模块；其中所述第一转换模块包含：第一三极管、第二三极管和第三三极管，所述的第二转换模块包含：第四三极管；所述的钳位电路包括：第一二极管和第二二极管。

5.根据权利要求4所述的二总线驱动发码电路，其特征在于，所述的第一三极管、第二三极管和第四三极管为NPN型三极管，所述的第三三极管为PNP型三极管，根据三极管的工作特性，所述的NPN型三极管的E极在回路中均为接地；所述第一转换模块包括：所述第一三极管的B极连接所述QDL电平输出端并与所述第一翻转模块的输出端连接；所述第一三极管的C极与所述第二三极管的C极并联，并连接到所述第三三极管的B极；所述第三三极管的E极连接回路中的供电端DC36V，所述第三三极管的C极与所述PMOS管的G极，所述第四三极管的C极连接到所述NMOS的G极以及所述第二三极管的B极；所述第四三极管的B极连接所述QDH电平输出端，所述DC36V为外部提供的回路供电端。

6.根据权利要求1所述的二总线驱动发码电路，其特征在于，所述QDL电平和所述QDH电平由外部单片机提供。

7.根据权利要求4所述的二总线驱动发码电路，其特征在于，所述钳位电路模块的第一二极管的负极连接回路中的DC36V供电端，所述第一二极管的正极与所述第二二极管的负极连接，所述第二二极管的正极在回路中接地。