[实用新型]一种双通道DVI放大电路

权利要求书

1.一种双通道DVI放大电路，其特征在于：包括用于输入数字化视频信号的DVI双通道输入模块(1)、用于放大数字化视频信号的双芯片放大电路模块(2)、用于输出放大后的数字化视频信号的DVI双通道输出模块(3)以及用于为所述芯片放大电路模块(2)提供所需电压的电源降压模块(4)；其中，所述DVI双通道输入模块(1)、所述DVI双通道输出模块(3)以及所述电源降压模块(4)电连接所述双芯片放大电路模块(2)。

2.根据权利要求1所述的双通道DVI放大电路，其特征在于：

所述DVI双通道输入模块(1)包括规格为DVI-D24+1的输入模块(J2)，所述DVI双通道输出模块(3)包括规格为DVI-D24+1的输出模块(J1)，所述双芯片放大电路模块(2)包括型号为KS-11F34的第一放大电路芯片(U1)与第二放大电路芯片(U2)，所述电源降压模块(4)包括型号为IT7831TS的高效降压芯片(U3)；

其中，所述高效降压芯片(U3)的第3脚与第4脚接所述第一放大电路芯片(U1)以及所述第二放大电路芯片(U2)的第1脚、第7脚、第29脚、第24脚与第20脚，所述高效降压芯片(U3)的第1脚与第6脚接所述第一放大电路芯片(U1)以及所述第二放大电路芯片(U2)的第2脚；

所述第一放大电路芯片(U1)的第24脚与第20脚分别通过第七电阻(R7)与第十一电阻(R11)接所述高效降压芯片(U3)的第3脚与第4脚、第3脚接所述输入模块(J2)的第1脚、第4脚接所述输入模块(J2)的第2脚、第5脚接所述输入模块(J2)的第9脚、第6脚接所述输入模块(J2)的第10脚、第8脚接所述输入模块(J2)的第17脚、第9脚接所述输入模块(J2)的第18脚、第10脚接所述输入模块(J2)的第23脚、第11脚接所述输入模块(J2)的第24脚、第25脚接所述输出模块(J1)的第24脚、第26脚接所述输出模块(J1)的第23脚、第27脚接所述输出模块(J1)的第17脚、第28脚接所述输出模块(J1)的第18脚、第30脚接所述输出模块(J1)的第9脚、第31脚接所述输出模块(J1)的第10脚、第32脚接所述输出模块(J1)的第1脚、第33脚接所述输出模块(J1)的第2脚；

所述第二放大电路芯片(U2)的第24脚与第20脚分别通过第十电阻(R10)与第六电阻(R6)接所述高效降压芯片(U3)的第3脚与第4脚、第3脚接所述输入模块(J2)的第20脚、第4脚接所述输入模块(J2)的第21脚、第5脚接所述输入模块(J2)的第4脚、第6脚接所述输入模块(J2)的第5脚、第8脚接所述输入模块(J2)的第12脚、第9脚接所述输入模块(J2)的第13脚、第10脚通过第二十三电阻(R23)接所述输入模块(J2)的第23脚、第11脚通过第二十二电阻(R22)接所述输入模块(J2)的第24脚、第27脚接所述输出模块(J1)的第12脚、第28脚接所述输出模块(J1)的第13脚、第30脚接所述输出模块(J1)的第4脚、第31脚接所述输出模块(J1)的第5脚、第32脚接所述输出模块(J1)的第20脚、第33脚接所述输出模块(J1)的第21脚。

3.根据权利要求2所述的双通道DVI放大电路，其特征在于：

所述双芯片放大电路模块(2)进一步包括电阻模块(5)；其中，所述电阻模块(5)包括阻值为100欧姆的第十七电阻(R17)、第二十一电阻(R21)以及第二十电阻(R20)；

所述第二放大电路芯片(U2)的第30脚、第31脚、第32脚以及第33脚接所述第十七电阻(R17)的输出端，所述第十七电阻(R17)的输入端接所述第二放大电路芯片(U2)的第1脚、第7脚、第29脚、第24脚、第20脚、第28脚与第27脚；

所述第二放大电路芯片(U2)的第28脚与第27脚分别通过第十八电阻(R18)与第十九电阻(R19)接所述第十七电阻(R17)的输入端；

所述第一放大电路芯片(U1)的第25脚、第26脚、第27脚以及第28脚接所述第二十一电阻(R21)的输出端，所述第一放大电路芯片(U1)的第30脚、第31脚、第32脚以及第33脚接所述第二十电阻(R20)的输出端，所述第二十一电阻(R21)与所述第二十电阻(R20)的输入端接所述第一放大电路芯片(U1)的第1脚、第7脚、第29脚、第24脚与第20脚。

4.根据权利要求3所述的双通道DVI放大电路，其特征在于：

所述电源降压模块(4)的第2脚一端接高电平电压，另一端通过第四电容(C4)接地；

所述电源降压模块(4)的第3脚一端通过第四十一电阻(R41)与第二十三电容(C23)所组成的滤波电容输出所述芯片放大电路模块(2)所需的电平电压值，另一端通过第四十二电阻(R42)接地；

所述电源降压模块(4)的第1脚通过第四十四电阻(R44)与第二十七电容(C27)所组成的滤波电容输出所述芯片放大电路模块(2)所需的电平电压值，另一端通过第四十五电阻(R45)接地；

所述电源降压模块(4)的第4脚与第6脚分别通过第2电感(L2)与第3电感(L3)输出所述芯片放大电路模块(2)所需的电平电压值。