[实用新型]炮弹侵彻高冲击过载测试装置

说明书

本实用新型公开了一种炮弹侵彻高冲击过载测试装置，包括软件系统、硬件系统和防护结构。软件系统包括上位机控制与数据回读分析软件和下位机嵌入式软件；硬件系统用于执行下位机嵌入式软件的防护结构；防护结构设置于炮弹内腔。本实用新型涉及的炮弹侵彻高冲击过载测试装置及方法，适用于微型功率电池供电以及炮弹侵彻超高冲击过载信号测试，适合于各型炮弹侵彻试验冲击过载测试对测试装置的尺寸和待机时长有严格控制要求的测试场合，可广泛应用于炮弹侵彻高冲击过载测试、跌落碰撞试验、水平碰撞试验测试以及常规存储测试技术领域。

技术领域

本实用新型涉及动态/瞬态靶场测试技术领域，尤其涉及一种炮弹侵彻高冲击过载测试装置。

背景技术

炮弹冲击过载测试主要用于研究炮弹在侵彻目标过程中的炮弹内部结构动态与瞬态的响应传递规律，为研究和考核炮弹的动力学行为提供重要技术支撑。通常采用火炮发射炮弹高速作用于钢筋或混凝土靶标进行试验，这种特殊加载方式决定了无法采用有线电缆的集成式信号测试方案，考虑采用弹载嵌入式测试系统。

目前对于弹载嵌入式测试系统的设计，主要采用基于CPLD、FPGA的逻辑控制器件作为核心控制器，集成外围A/D转换器、放大器、FLASH存储器、USB接口控制器，实现信号的采集、存储与回放。这种测试方案对于大型试验多通道信号测试以及对测试装置体积、功耗不限制的测试场合比较合适，对于高冲击过载的测试却有不足，主要表现如下：实现复杂功能的CPLD、FPGA等器件尺寸通常较大，目前尺寸最小的CPLD器件为7mm×7mm，但其逻辑单元数不超过600个，对于同时实现A/D采集、存储、数据传输回读以及信号模式检测等时序逻辑资源明显不够，给测试装置的复杂功能设计带来较大困难；其二，逻辑资源充足的CPLD、FPGA器件通常尺寸大、功率高，需提供的电源种类多，再增加各式外围芯片后，设计的电路板面积更大，对后续高冲击过载的防护装置设计带来的挑战更高；其三，CPLD、FPGA需要JTAG下载线实现现场可编程程序下载，这要求在装置接口设计时预留JTAG接口，增加了JTAG传输电缆，同时增加USB传输电缆、模拟信号电缆等，信号电缆达到十余根甚至更多，降低了装置的工作可靠性，更不利于测试装置的小型化设计，若减少JTAG程序下载线，在装置设计完成后一次性将程序烧写至CPLD或FPGA的配置芯片中，无疑需在硬件上增加额外的存储器以存储特殊测试参数，并且编程复杂，可能导致逻辑器件资源不够无法实现的情况。而对于高冲击过载的特殊测试环境，重点要求测试装置必须满足体积小、信号线缆少，功耗极低三个条件，采用传统的CPLD、FPGA嵌入式控制器的实现技术存在不足，并非最优解决方案。

发明内容

本实用新型的目的就在于为了解决上述问题而提供一种超低功耗小尺寸炮弹侵彻高冲击过载测试装置。其核心处理器采用ARM3高速内核实现，具有功耗极低、传输线缆少以及微小尺寸以及软件编程灵活等特点，非常适合于单通道/多通道的超高冲击过载测试、碰撞瞬间测试等。

为了实现上述目的，本公开提供一种炮弹侵彻高冲击过载测试装置，包括：

软件系统；软件系统包括上位机控制与数据回读分析软件和下位机嵌入式软件；

用于执行下位机嵌入式软件的硬件系统；

硬件系统包括处理器、用于存储上位机控制与数据回读分析软件发送的定时上电时间参数、过载信号负延迟存储长度参数、过载信号触发采集阈值的存储器、用于控制压阻传感器和仪用差分放大器开关的管开关器件和用于计时的定时器；

当定时器定时时间大于定时上电时间参数时，管开关器件开启压阻传感器和仪用差分放大器，处理器采集仪用差分放大器输出的冲击过载信号，并与过载信号触发采集阈值进行比较，当冲击过载信号持续大于阈值时，处理器将采集的过载信号存储于存储器中，若未达到阈值时，处理器将采集的过载信号按照过载信号负延迟存储长度参数存储于存储器中，测试后，将存储器存储的测试数据回传至上位机进行后续处理；